[发明专利]制造半导体器件的方法

说明书

相关申请的交叉引用

本发明要求2007年4月25日提交的韩国专利申请10-2007-40401的优先权，其全部公开内容通过引用并入本文。

技术领域

本发明涉及制造半导体器件的方法，更具体地涉及其中在高电压区域中形成沟槽时保护光刻胶膜下方的栅电极膜的制造半导体器件的方法。

背景技术

为了在非易失性存储器件例如快闪存储器件中进行擦除和写入操作，使用能通过或切换高电压的高压晶体管。

形成高压晶体管的方法如下。在半导体衬底上形成栅极绝缘层和栅电极膜。使用用于形成图案的硬掩模膜图案来图案化单元区域，在单元区域中形成沟槽。使用用于实施图案化工艺的硬掩模膜图案来图案化包括高电压区域的周边区域，由此在周边区域中形成沟槽。

在形成在周边区域的高电压区域中的高压栅极图案之间进一步形成用于改善元件的电隔离的高压沟槽。在形成高压沟槽过程中，在形成有栅极图案的半导体衬底上形成光刻胶膜，然后利用曝光和显影工艺图案化。沿光刻胶图案实施蚀刻工艺，然后进行离子注入工艺。高压栅极图案的拐角部分可能容易受蚀刻和离子注入工艺的损害。尤其是，在蚀刻工艺期间可能暴露栅电极的拐角部分。蚀刻工艺之后实施离子注入工艺时，离子可通过光刻胶图案渗入栅电极。

渗入高压栅电极层的离子杂质明显地降低半导体器件的电特性。因为器件设计用于高电压应用，因此半导体器件中杂质的存在降低了后续施加高电压时其经受高结击穿电压的能力。

发明内容

该发明涉及制造半导体器件的方法，其通过在光刻胶图案表面上进行硅烷化处理(silylation process)形成钝化膜并实施蚀刻工艺和离子注入工艺，使得在高电压区域中实施利用光刻胶膜的蚀刻工艺时，防止光刻胶膜的受损和离子杂质的渗入。

根据本发明的一个实施方案的制造半导体器件的方法包括：在半导体衬底上形成栅极绝缘层图案和栅电极层图案，在包括栅电极层图案的半导体衬底上形成通过其暴露栅电极层图案之间的至少部分区域的光刻胶图案，在光刻胶图案上形成蚀刻速率比半导体衬底慢的钝化膜，使用钝化膜和光刻胶图案作为蚀刻掩模、利用蚀刻工艺在半导体衬底中形成第一沟槽，和在其中形成有第一沟槽的半导体衬底上实施离子注入工艺。

在本发明的一个实施方案中，可以通过蚀刻栅电极层图案之间的半导体衬底进一步形成第二沟槽。

在本发明的一个实施方案中，第二沟槽可具有比第一沟槽宽的宽度。另外，第二沟槽可具有比第一沟槽浅的深度。可以在半导体衬底的周边区域中形成栅电极层图案。

在本发明的一个实施方案中，栅电极层可以由多晶硅层或氮化物层形成。或者，可以通过层叠多晶硅层和氮化物层形成栅电极层。

在本发明的一个实施方案中，可以通过在光刻胶膜的表面上实施硅烷化过程来形成钝化膜。

在本发明的一个实施方案中，可以通过使含有氨基硅氧烷(即，双官能的低聚的)试剂与光刻胶膜反应来实施用于形成钝化膜的硅烷化过程。所述试剂可包括硅基聚合物或碳基试剂。

在本发明的一个实施方案中，可以通过将光刻胶图案的一部分改性为SiO₂膜来形成钝化膜。在本发明的一个实施方案中，可以通过改变约50～1000埃的光刻胶图案的厚度来形成SiO₂膜。

在本发明的一个实施方案中，第一沟槽可具有500～10000埃的深度。可以利用场终止(field stop)离子注入工艺来实施离子注入过程。

附图说明

为了更全面地理解公开的内容，应该参考以下的详细说明和附图，其中：

图1A～1F是说明根据本发明一个实施方案的制造半导体器件的方法的截面图。

具体实施方式

该发明不局限于公开的实施方案，而是可以以各种的方式实施。提供实施方案以完成本发明的公开并使得本领域技术人员理解本发明的范围。本发明由所附的权利要求限定。

图1A是说明半导体衬底100的高电压区域的截面图。在半导体衬底100上形成栅极绝缘层102、栅电极膜104、和硬掩模膜图案106。可以例如由氧化物膜形成栅极绝缘层102。可以例如通过层叠多晶硅层和氮化物层形成栅电极膜104。或者，可以利用多晶硅层或氮化物层的任一种形成栅电极膜104。硬掩模膜图案106可用于形成高压栅极。