[发明专利]电容单元、集成电路、集成电路设计方法以及集成电路制造方法

说明书

技术领域

本发明涉及在被夹在电源布线和接地布线之间的沿该电源布线和该接地布线的布线方向设置的一个或者多个部位且是作为芯片上的区域的一个或者多个部位上，配置按各处理功能生成的多个单元而构成的集成电路中，与该多个单元同时地配置的电容单元、配置该电容单元而构成的集成电路、该集成电路的集成电路设计方法以及集成电路制造方法。

背景技术

一直以来，公开了多种配置按各处理功能生成的多个单元而构成的集成电路的设计方法(例如，参照专利文献1)。另外，通常，在进行集成电路设计时，以使集成电路的动作稳定为目的，作为去耦电容器而制成的电容单元被设置在由晶体管构成的集成电路之间。

但是，近年来，伴随着半导体微小化引起的集成电路的单元尺寸缩小，此电容单元的每单位面积的容量也变小，因此利用电容单元来确保去耦电容变得困难。针对这种现状，提出用于利用电容单元来确保去耦电容的各种应对方案。

专利文献1：日本特开2004-335902号公报

但是，上述各种应对方案，存在需要扩大芯片尺寸、需要准备大的另外的部位(site)、需要使用漏电流多的晶体管这样的问题。

即，存在为了确保用于配置电容单元的空间，且该电容单元是确保去耦电容所需的电容单元，而需要扩大芯片尺寸之类的问题。

另外，存在为了配置确保去耦电容所需的电容单元，需要准备比配置构成集成电路的功能部件(集成电路内的电路模块、存储器等功能部件)的通常的部位大的另外的部位的问题。

另外，存在尽管成为集成电路内的耗电量增大等的原因，然而为了确保去耦电容，需要使用漏电流多的晶体管来构成电容单元的问题。

发明内容

因此，本发明是为了解决上述的现有技术的问题而完成，其目的在于，提供一种无需扩大芯片尺寸、准备大的另外的部位、使用漏电流多的晶体管，就能够增大电容单元的每单位面积的容量，能够确保大的去耦电容的电容单元、集成电路、集成电路设计方法以及集成电路制造方法。

为了解决上述问题并实现目的，技术方案1的发明是一种电容单元，其特征在于，是在被夹在电源布线和接地布线之间的沿该电源布线和该接地布线的布线方向设置的一个或者多个部位且是作为芯片上的区域的一个或者多个部位上，配置按各处理功能生成的多个单元而构成的集成电路中，与该多个单元一同分别配置的电容单元，将用于积蓄静电容量的多晶硅栅和扩散层扩大到为了在上述部位上配置单元而设定的平面四边形状的单元框中的电源布线位置以及/或者接地布线位置。

另外，技术方案2的发明，其特征在于，在上述发明的基础上，将上述多晶硅栅和扩散层沿上下方向连结多个。

另外，技术方案3的发明，其特征在于，在上述发明的基础上，上述电容单元还具有作为形成为在半导体基板内夹着上述多晶硅栅的半导体区域的扩散区域，在扩大上述多晶硅栅的情况下，通过使该多晶硅栅扩大到上述单元框的接地布线位置的外侧，从而即使在仅配置了一个电容单元的情况下，也能够设置用于确保作为上述多晶硅栅相对于上述扩散层的突出量的规定量的余量。

另外，技术方案4的发明是一种集成电路，其特征在于，是在被夹在电源布线和接地布线之间的沿该电源布线和该接地布线的布线方向设置的一个或者多个部位且是作为芯片上的区域的一个或者多个部位上配置了按各处理功能生成的多个单元之后的该部位上的剩余区域中，分别配置电容单元而构成的集成电路，配置如下的电容单元，该电容单元是通过将用于积蓄静电容量的多晶硅栅和扩散层扩大到为了在上述部位上配置单元而设定的平面矩形上的单元框中的电源布线位置以及/或者接地布线位置而得到的。

另外，技术方案5的发明是一种集成电路制造方法，其特征在于，是在被夹在电源布线和接地布线之间的沿该电源布线和该接地布线的布线方向设置的一个或者多个部位且是作为芯片上的区域的一个或者多个部位上配置按各处理功能生成的多个单元之后的该部位上的剩余区域，分别配置电容单元而构成的集成电路的集成电路制造方法，包括用于配置电容单元的电容单元配置工序，该电容单元是通过将用于积蓄静电容量的多晶硅栅扩大到为了在上述部位上配置单元而设定的平面矩形上的单元框中的电源布线位置以及/或者接地布线位置而得到的。