[发明专利]半导体装置及其制造方法有效
申请号: | 200780052222.6 | 申请日: | 2007-03-20 |
公开(公告)号: | CN101636836A | 公开(公告)日: | 2010-01-27 |
发明(设计)人: | 王文生 | 申请(专利权)人: | 富士通微电子株式会社 |
主分类号: | H01L21/8246 | 分类号: | H01L21/8246;H01L27/105 |
代理公司: | 隆天国际知识产权代理有限公司 | 代理人: | 郭晓东;马少东 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 及其 制造 方法 | ||
技术领域
本发明涉及一种半导体装置,特别涉及具有铁电电容器的半导体装置及其制造方法。
背景技术
铁电存储器是电压驱动的非易失半导体存储器元件,具有动作快速、电消耗少、并且即使切断电源所存储的信息也不消失的优良的特性。铁电存储器已经被应用于IC卡和便携式电子设备上。
典型的FeRAM具有铁电膜被一对电极夹持的铁电电容器,根据电极间的施加电压而在所述铁电电容器中引起极化,从而存储信息。这样以极化的形式写入铁电膜中的信息即使除去施加电压也能够被保持。
在该铁电电容器中,如果使施加电压的极性反转则自发极化的极性也反转。因此,通过检测该自发极化,能够读取所写入的信息。FeRAM与闪存器相比,能够在低电压下动作,从而能够在低电力下高速写入信息。
在该FeRAM中,为了恢复因伴随在非氧化环境中的处理引起的铁电膜的特性恶化,在FeRAM的制造工序中需要反复进行在氧环境中的热处理。构成铁电电容器的铁电膜因在非氧化环境中的处理易于发生氧缺陷,由此使铁电膜的反转电荷量或者漏电流值等特性出现了恶化。因此,以往作为上部电极使用了Pt等在氧环境中也不易氧化的金属、IrOx和RuOx等导电氧化物。
发明内容
发明要解决的问题
但是,近年来,在FeRAM中对微细化提出了更高的要求,随之要求铁电电容器的微细化以及采用多层配线结构。随着进一步地应用于便携型信息处理装置上而要求低电压动作。
为了使FeRAM能够在低电压下进行动作,要求构成铁电电容器的铁电膜具有大的反转电荷量QSW,但在使用多层配线结构的情况下,存在如下问 题,即,由于在形成多层配线结构的过程中使用还原环境处理或者非氧化环境处理,使已经形成的铁电电容器的特性恶化。
更具体地说,在利用Pt膜或者Ir膜等来形成上部电极的情况下会产生如下的问题,即,在形成多层配线结构中的层间绝缘膜时使用的还原环境中的氢侵入Pt膜或Ir膜中,通过这些金属所具有的触媒作用而被活性化,被活性化了的氢将铁电电容器中的铁电膜还原。若铁电膜被还原,则铁电电容器的动作特性会显著恶化。在铁电电容器被微细化,铁电电容器中的电容器绝缘膜由已微细化的铁电膜图案构成的情况下,该铁电膜的特性恶化的问题表现得尤其明显。
因此,以往在下面的专利文献2中提出如下技术,即,形成在铁电膜上的上部电极由结晶的第一导电氧化膜和形成在所述第一导电氧化膜上的第二导电氧化膜构成,此时,使所述第二导电氧化膜的组成形成为比所述第一导电氧化膜的组成更接近化学计量组成的组成。
图1是表示所述专利文献2的铁电电容器的制造工序的流程图。
参照图1,最先在步骤S1中形成下部电极,然后在步骤S2中,在所述下部电极上形成PZT膜等的铁电膜。
进而,在其后的步骤S3中,利用溅射法在所述铁电膜上形成由氧化铱构成的第一导电氧化膜来为上部电极的一部分,接着在步骤S4中,在被调整了的氧化环境中通过进行结晶热处理而使第一导电氧化膜结晶化。
接下来,在步骤S5中,利用溅射法在所述已结晶的第一导电氧化膜上形成由氧化铱构成的第二导电氧化膜,该第二导电氧化膜具有更高的氧化比例,接着在步骤S6中,在第二导电氧化膜上形成金属Ir等金属电极。
但是,根据成为本申请的发明基础的研究,在该专利文献2的技术中,因为所述第二导电氧化膜低温成膜,所以在之后例如形成多层配线结构时的热处理工序中,使所述第二导电氧化膜结晶,其结果如图2所示,发现有时所述第二导电氧化膜会发生收缩而产生空隙(void)。
参照图2得知,铁电电容器经TiAlN氧阻挡膜形成在TiN取向控制膜上,并且包括下部电极Ir、位于下部电极Ir之上的PZT铁电膜和位于PZT铁电膜之上的上部电极层,所述上部电极层是由第一导电氧化膜IrOx、第二导电氧化膜IrOy和金属Ir膜构成,其中所述第一导电氧化膜IrOx由氧化铱构成, 所述第二导电氧化膜IrOy形成在第一导电氧化膜IrOx上,同样由氧化铱构成,所述第二导电氧化膜IrOy的组成更接近化学计量组成IrO2,所述金属Ir膜形成在第二导电氧化膜IrOy上,在所述第二导电氧化膜IrOy上形成有多个空隙。另外,由于形成这样空隙的影响,在铁电膜PZT与第一导电氧化膜IrOy之间的界面上也产生空隙。另一方面,下部电极Ir与铁电膜PZT之间的界面的空隙反映了所述取向控制膜TiN之下的通孔插件(via plug)表面的凹凸,这可以通过平坦处理来消除。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通微电子株式会社,未经富士通微电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200780052222.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:山葡萄无公害栽培方法
- 下一篇:图片分类系统及方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造