[发明专利]半导体装置

说明书

技术领域

本发明涉及到一种半导体装置及其制造技术，尤其涉及到一种适用于可重写的非易失性半导体存储装置的有效技术。

背景技术

为了充分说明和本发明相关的现有技术水平，将本申请中引用或特定的专利、专利申请、专利公报、科学论文等全部进行参照并引用其全部说明。

在0.13μm级的FLASH存储器的细微化中，使用Floating Gate(FG：浮栅)型的单元面积缩小、绝缘膜的薄膜化成为主流。但在90nm级别之后，从确保保存特性的观点出发，绝缘膜的薄膜化变得困难，因此电荷存储层中利用绝缘膜中的捕获层的捕获型存储器引起人们注意。

作为捕获型非易失性存储器单元之一，由含有电荷存储层并用于信息存储的第一晶体管部、及选择第一晶体管部的第二晶体管部构成的构造公开在专利文献1中。图1表示专利文献1公开的现有构造。其包括：MOS型第一晶体管部，其由半导体基板1上含有捕获层的绝缘膜4、及作为存储导体而使用的导体5构成；MOS型第二晶体管部，由绝缘膜7、及作为控制导体而使用的导体8构成。此外，MOS是起到绝缘栅极场效应的晶体管构造的总称。并且，含有捕获层的绝缘膜4使用硅氧化膜/硅氮化膜/硅氮化膜的三层构造，导体5使用添加了n型杂质的硅，绝缘膜7使用硅氧化膜，导体8使用添加了n型杂质的硅。第一晶体管部和第二晶体管部通过电极间绝缘膜6分离，第一晶体管部用于信息存储部，第二晶体管部用于选择第一晶体管部。其中，现有构造的特征在于：使第二晶体管部的耐压(Withstanding voltage)低于第一晶体管部的耐压，即，和含有捕获层的绝缘膜4的膜厚相比，使绝缘膜7的膜厚较薄。在数据读出动作中，使非易失性存储单元的第二晶体管部为导通状态时，根据电流是否根据第一晶体管部的阈值电压状态而流动，存储信息读出到位线。第二晶体管部的栅极氧化膜比第一晶体管部薄，并且栅极耐压也低，所以和使存储保存用MOS晶体管部和选择用MOS晶体管部两者为高耐压时相比，能够以比选择用MOS晶体管低的栅极电压获得较大的跨导(电流驱动能力)，有助于读出速度的高速化。其中，第一晶体管部的阈值越低，越能够以低压增大读出电流，但第二晶体管部的阈值从抑制击穿电流的角度出发具有下限，需要设定得较高些。即，第二晶体管部的阈值肯定大于第一晶体管部的阈值。

现有构造中，这些阈值的设定是通过调整第一晶体管部沟道区域14和第二晶体管部沟道区域15的杂质浓度来进行。和含有捕获层的绝缘膜4的膜厚相比，绝缘膜7的膜厚较薄，因此和绝缘膜7的膜厚比绝缘膜4的膜厚厚时相比，需要提高沟道区域15的杂质浓度。杂质浓度越高，沟道中的载体的杂质散射增加，移动度降低，因此即使使绝缘膜7薄膜化，但跨导下降，存在无法获得本来期待的效果的问题。并且，现有构造的其他问题是：第一晶体管部和第二晶体管部之间有间隙，所以出现沟道区域的电位间隙，进一步降低读出电流。

并且存在以下问题：第二晶体管部的耐压低，无法施加高压，因此无法使第一晶体管部和第二晶体管部通用电极。

专利文献1：国际公开WO2003/012878

发明内容

本发明是鉴于以上情况而作出，主要课题在于解决上述各种问题。

本发明的一种半导体装置的特征在于，至少包括：由含有电荷存储层的第一绝缘膜及第一导体构成的第一晶体管部；和由不含电荷存储层的第二绝缘膜及第二导体构成的第一晶体管部，第二晶体管部的有效功函数大于第一晶体管部的有效功函数。其中，有效功函数不表示第一导体材料及第二导体材料本身的功函数，而表示设各绝缘膜和导体的组合中电测定的平带电压为VFB、上述有效功函数为eW、硅基板的功函数为φS时，通过eW＝VFB+φS获得的值。此外，第二晶体管部的有效功函数优选为4.2eV以上，进一步优选为4.6eV以上。

在设硅基板的费米电位和固有电位的差为ФB、沟道浓度为Na、硅的介电常数为εSi、元电荷为q时，晶体管的阈值(VT)为VT＝VTB+2ФB+(4εSiqNaФB)^(1/2)/Cox。在本发明的半导体装置中，以第二晶体管部的有效功函数大于第一晶体管部的方式选择绝缘体和导体的组合，因此即使第一晶体管部和第二晶体管部的沟道区域的杂质浓度相等，第二晶体管部的阈值也较高。并且，使第二晶体管部的有效功函数为4.2eV以上时，和第二绝缘膜使用了硅氧化膜、向第二导体添加n型杂质的硅的现有构造相比，有效功函数变高。因此，即使沟道区域的杂质浓度较低，也能够获得所需的阈值。当第二晶体管部的沟道区域的杂质浓度较低时，在第二晶体管部的沟道区域内流动的载体(电子)的杂质散射成分减少，移动度上升。因此，即使第二绝缘膜的膜厚较厚，也能够获得较高的跨导。