[发明专利]NAND闪存的基于命令的控制

说明书

背景技术

按照行业惯例，基于存储器阵列中采用的基本电路技术，通常将 闪存设备分为NAND或NOR闪存。由于各自的固有特性，NOR闪存 通常用于频繁读/写单个地址(例如，正如指令代码一样)的真正的随 机存取应用，而NAND通常用于一起读或写全部数据块(例如，正如 数字化图形图像一样)的面向块的应用。常规的NAND闪存利用依靠 多个控制信号来读和写数据的异步控制接口。例如，诸如Address Latch Enable(ALE，地址锁存使能)、Command Latch Enable(CLE，命令 锁存使能)和Read Enable(RE，读使能)的独立的控制信号可以各 自在独立引脚上实施以触发相关联的功能。但是，随着减少NAND闪 存芯片的成本和尺寸的压力的增加，安装那些额外引脚的成本和由它 们引起的尺寸限制变成限制NAND闪存越来越多使用的因素。

附图说明

通过参照以下描述和用于说明本发明实施例的附图，可以理解本 发明的一些实施例。图中：

图1示出根据本发明一个实施例、包含受主机设备控制的非易失 性存储器设备的系统的图。

图2示出根据本发明一个实施例、在主机设备和非易失性存储器 设备之间的通信序列的时序图。

图3示出根据本发明一个实施例的命令格式。

图4示出根据本发明一个实施例、用于在主机设备中执行通信序 列的方法的流程图。

图5示出根据本发明一个实施例、用于在存储器设备中执行通信 序列的方法的流程图。

图6示出根据本发明一个实施例的非易失性存储器设备的框图。

图7示出根据本发明一个实施例、用于操作存储器设备的方法的 流程图。

具体实施方式

在以下描述中，阐述了众多具体细节。但应了解，没有这些具体 细节也可实现本发明的实施例。在其它情况下，没有详细示出熟知的 电路、结构和技术，以免使本描述晦涩难懂。

提到“一个实施例”、“实施例”、“示范实施例”、“各个实 施例”等时表示，如此描述的本发明的这个(或这些)实施例可以包 括特定的特征、结构或特性，但不是每个实施例都一定包括这些特定 的特征、结构或特性。此外，一些实施例可以具有针对其它实施例描 述的一些或所有特征，或者可以不具有针对其它实施例描述的任何特 征。

在以下描述和权利要求中，可以使用术语“耦合”和“连接”及 其派生词。应了解，这些术语不是彼此同义的。而是，在特定实施例 中，“连接”用于表示两个或两个以上元件彼此直接物理或电接触。 “耦合”用于表示两个或两个以上元件彼此协作或交互，但它们可以 或者可以不直接物理或电接触。

如权利要求中所使用，除非另外指出，否则使用“第一”、“第 二”、“第三”等序数形容词来描述共同的元件只是表示提到的是类 似元件的不同实例，而不是要表示如此描述的元件必须在时间上、空 间上、排序上、或以任何其它方式位于给定的序列中。

本发明的各个实施例可以在硬件、固件、软件或其任意组合中实 施。本发明还可作为包含在机器可读介质之中或之上的指令来实施， 这些指令可以由一个或多个处理器读取并执行以使得能够执行本文 描述的操作。机器可读介质可以包括用于以机器(如计算机)可读的 形式存储、传送和/或接收信息的任何机制。例如，机器可读介质可以 包括诸如但不限于只读存储器(ROM)、随机存取存储器(RAM)、 磁盘存储介质、光存储介质、闪存设备等存储介质。机器可读介质还 可包括经调制以将这些指令编码的传播信号，例如但不限于电磁、光 或声载波信号。

本发明的一些实施例可以在NAND闪存集成电路中使用基于命 令的接口来减少集成电路上所需的引脚数。例如，一些实施例只需要 电源引脚、时钟引脚和输入/输出(I/O)引脚。其它实施例还可利用 复位或启动引脚来确保芯片不会失去与命令/地址/数据序列的同步。 由于将由存储器设备执行的功能表示为命令，所以不需要独立的引脚 来携带诸如Read/Write(读/写)、Address Enable(地址使能)、Data Enable(数据使能)等信号。一些实施例可以在命令/地址/数据序列之 后自动返回到接收操作模式，而无需特殊命令或信号来迫使它们进入 接收模式。