[发明专利]非易失性半导体存储器件

权利要求书

1.一种非易失性半导体存储器件，包括：

存储器单元，具有2端子结构的可变电阻元件，其通过在两端施加满 足规定条件的电压，由该两端的电流电压特性限定的电阻特性可在稳定地 取得的低电阻状态和高电阻状态2个电阻特性间转移，

负载电路，其串联连接在上述可变电阻元件的一个端子上，可在第一 负载电阻特性和比该第一负载电阻特性更高电阻的第二负载电阻特性之 间切换由电流电压特性限定的负载电阻特性；以及

电压产生电路，用于在上述可变电阻元件和上述负载电路的串联电路 的两端施加电压，

上述可变电阻元件的存储状态由上述可变电阻元件的上述电阻特性 是低电阻状态还是高电阻状态来决定，通过向上述可变电阻元件的两端施 加电压，上述可变电阻元件的上述电阻特性在低电阻状态和高电阻状态之 间转移，由此成为可改写的结构，

上述可变电阻元件呈现为非对称的电阻特性，即，在以一端子为基准 时对另一端子的施加电压的正负的极性是第一极性的情况下，从低电阻状 态转移到高电阻状态所需的施加电压的绝对值的下限值、即第一阈值电 压，比上述电阻特性从高电阻状态转移到低电阻状态所需的施加电压的绝 对值的下限值、即第二阈值电压小；在上述施加电压的正负的极性是与上 述第一极性不同的第二极性的情况下，上述第一阈值电压比上述第二阈值 电压大，

上述负载电路进行切换，以便在使上述可变电阻元件的上述电阻特性 从低电阻状态转移到高电阻状态的第一改写动作时，上述负载电阻特性呈 现为上述第一负载电阻特性；在使上述可变电阻元件的上述电阻特性从高 电阻状态转移到低电阻状态的第二改写动作时，上述负载电阻特性呈现为 上述第二负载电阻特性，

在上述第一改写动作时，上述电压产生电路在上述可变电阻元件及上 述负载电路的串联电路的两端施加第一改写电压，以便在成为改写对象的 上述存储器单元所具有的上述可变电阻元件的两端，施加绝对值为上述第 一阈值电压以上的上述第一极性的电压，

在上述第二改写动作时，上述电压产生电路在上述可变电阻元件及上 述负载电路的串联电路的两端施加第二改写电压，以便在成为改写对象的 上述存储器单元所具有的上述可变电阻元件的两端，施加绝对值为上述第 二阈值电压以上的上述第一极性的电压。

2.根据权利要求1所述的非易失性半导体存储器件，其特征在于，

上述可变电阻元件形成为在上部电极和下部电极之间夹持可变电阻 体而成的3层结构体。

3.根据权利要求2所述的非易失性半导体存储器件，其特征在于，

上述存储器单元具有与上述可变电阻元件串联连接的整流元件，

当对上述可变电阻元件的两端施加上述第一极性的电压时，上述整流 元件构成正向偏置。

4.根据权利要求3所述的非易失性半导体存储器件，其特征在于，

在上述第一极性是正极性的情况下，由在上述下部电极的未与上述可 变电阻体接触的下面侧与上述下部电极相接触而形成的N型多晶半导体 和上述下部电极的界面构成肖特基势垒二极管，

在上述第一极性是负极性的情况下，由在上述下部电极的未与上述可 变电阻体接触的下面侧与上述下部电极相接触而形成的P型多晶半导体和 上述下部电极的界面构成肖特基势垒二极管。

5.根据权利要求4所述的非易失性半导体存储器件，其特征在于，

在上述第一极性是正极性的情况下，针对上述N型多晶半导体，在与 上述下部电极的接触区域的一部分中注入P型杂质，

在上述第一极性是负极性的情况下，针对上述P型多晶半导体，在与 上述下部电极的接触区域的一部分中注入N型杂质。

6.根据权利要求3所述的非易失性半导体存储器件，其特征在于，

在上述第一极性是正极性的情况下，由在上述下部电极的未与上述可 变电阻体接触的下面侧与上述下部电极相接触而形成的P型的上部多晶半 导体和接触该上部多晶半导体的下面侧而形成的N型的下部多晶半导体 构成PN结二极管，

在上述第一极性是负极性的情况下，由在上述下部电极的未与上述可 变电阻体接触的下面侧与上述下部电极相接触而形成的N型的上部多晶 半导体和接触该上部多晶半导体的下面侧而形成的P型的下部多晶半导体 构成PN结二极管。