[发明专利]用于接收数据的方法和电路

说明书

技术领域

一方面，本发明涉及一种接收数据的方法。另一方面，本发明涉及一种接收数据的电路。又一方面，本发明涉及处理数据的系统。再一方面，本发明涉及一种计算机程序产品。 

背景技术

高速串行接口时钟解决方案有两种主要类型：源同步和嵌入式时钟。对于嵌入式时钟解决方案，为了以可靠的方式同步接收机，数据流必须包括充足的时钟信息。由于没有数据时钟传输路径的匹配问题，嵌入式时钟解决方案可以在较高的速率下运行。但是，与源同步情况下所提供时钟的直接数据限幅相比，嵌入式时钟接收机需要时钟和数据恢复(CDR)。 

嵌入式时钟类型的解决方案可再分为以下几个类别： 

1.一种同步全速或者半速的位时钟或者任何其他具有固定且已知传输比例的较低频率的时钟(如，字节或字时钟)被从TX传输到RX，但是，不保持其与数据的相位同步。TX和RX共享相同的时钟频率(或已知并固定的传输比例)，且接收机仅需要进行相位对准(和在传输较低频率固定比例的时钟的情况下进行时钟倍增)。 

2.接收机不从发射端获取参考时钟信号，但是接收机锁定数据流中的嵌入式时钟并从其中恢复那边的时钟和数据信息。如果数据流编码恰当，包括充足的时钟信息，则这是可行的。对于二进制传输，例如这可通过8B10B码实现。为了避免错误的锁定于(次)谐波上，必须有一些提供的锁定帮助或者数据编码必须隐含地提供充足的频率信息(如，双相位，曼彻斯特(Manchester)编码)。由于编码效率的原因，在许多情况下优 选使用锁定帮助。锁定帮助例如可以是帮助变得接近数据速率的本地接收机参考时钟，和/或数据流中的训练序列。 

3.接收机不从发射端来获得参考时钟信号，但是发射机和接收机各自具有本地参考时钟，已知这些时钟的频率彼此接近(脉冲相位调制不同)，但是不完全相等(准同步时钟)。接收机时钟保持锁定到本地参考，且通过过采样数据流在数字域中恢复数据。 

如果接收机时钟信号在数据传输之前锁定在本地参考之上，且随即在实际有效载荷数据传输之前通过训练序列同步于数据流，则本地参考时钟起锁定帮助的作用，并且包括于选项2. 

类型2和3与类型1(或者源同步解决方案)相比要求更少的连接，因为它们不需要传输单独的时钟信号。但是，对于类型2，同步变得更加复杂，因为除了相位同步，接收机必须在可以进行可靠数据接收之前首先锁定到恰当的频率。通过使用参考频率非常接近的知识且假设时钟信号是可利用的，类型3解决方案可以较快地起动。但是，这种类型3通常要求两端几乎相等的参考频率的有效性，这可能是不重要的，且系统可能需要附加的参考(可能是晶体)振荡器。类型1与类型2和3相比，具有较少的吸引力，因为类型1意味着更多的连接且消耗更多的IO功率。 

发明内容

本发明的目的是提供一种更灵活的用于接收数据的电路。第一方面，本发明提供一种通过接收机接收数据的方法，该接收机包括锁相环，由具有所述接收机未知频率的信号来载送数据，该方法包括步骤：以预定采样率采样信号；估计检测到的信号的频率；设置锁相环的频率，使其与估计的频率匹配；针对估计的零相位误差将锁相环相位设置为零；使锁相环运行预定数量的循环；当锁相环在预定数量循环后没有锁定到输入信号的相位时，重复前两个步骤，直到锁定相位。 

通过采样并分析输入信号，可获得输入信号的频率。通过直接将锁相环设置为这个频率，可显著地减小锁相环的稳定时间。甚至可 以以一定间隔不断地将锁相环的相位误差设置为零来进一步减小这个稳定时间。 

根据本发明的方法的一个实施例中，预定采样率等于期望信号具有的最大频率的至少两倍。 

通过这种方法，混叠的危险以及因此产生的数据损失显著地减小。 

根据本发明的方法的另一个实施例，其中通过多重采样单元执行采样信号的步骤，每个采样单元具有不同的采样相位，并且该方法还包括将多重采样单元的输出信号对准的步骤。 

通过这种方法，可以在不增加电路运行频率的情况下，增加采样率。 

根据本发明的方法的再一个实施例中，对检测所得信号的频率进行估计的步骤包括子步骤：将采样值解释为逻辑1或逻辑0；检测被连续采样并解释的值中的转变；将关于转变的信息馈送到另一个锁相环的相位频率检测器；和利用锁相环的振荡器的输出来估计信号频率。 

附图说明

在此将以图示的方式解释本发明的这些及其他方面，其中： 

图1示出了电路输出的特性； 

图2示出了第一异步接收机结构，作为根据本发明电路的实施例；