[发明专利]非易失性存储器软编程中的受控升压

说明书

技术领域

本发明的实施例针对于非易失性存储器技术。

背景技术

半导体存储器装置在各种电子装置中的使用已变得较普遍。举例来说，非易失性半 导体存储器用于蜂窝式电话、数字相机、个人数字助理、移动计算装置、非移动计算装 置及其它装置中。电可擦除可编程只读存储器(EEPROM)(其包括快闪EEPROM)及 电子可编程只读存储器(EPROM)属于最普遍的非易失性半导体存储器。

快闪存储器系统的一个实例使用NAND结构，其包括在两个选择栅极之间串联布置 多个晶体管。串联的晶体管及选择栅极称作NAND串。图1为展示一个NAND串30的 俯视图。图2为其等效电路。图1及图2中所描绘的NAND串包括在第一选择栅极12 与第二选择栅极22之间串联的四个晶体管10、12、14及16。选择栅极12将NAND串 连接到位线26。选择栅极22将NAND串连接到源极线28。通过经由选择线SGD将适 当电压施加到控制栅极20CG来控制选择栅极12。通过经由选择线SGS将适当电压施 加到控制栅极22CG来控制选择栅极22。晶体管10、12、14及16中的每一者包括控制 栅极及浮动栅极，从而形成存储器单元的栅极元件。举例来说，晶体管10包括控制栅 极10CG及浮动栅极10FG。晶体管12包括控制栅极12CG及浮动栅极12FG。晶体管 14包括控制栅极14CG及浮动栅极14FG。晶体管16包括控制栅极16CG及浮动栅极 16FG。控制栅极10CG连接到字线WL3，控制栅极12CG连接到字线WL2，控制栅极 14CG连接到字线WL1，且控制栅极16CG连接到字线WL0。适用于快闪EEPROM系 统中的另一类型的存储器单元利用非传导性介电材料替代传导性浮动栅极来以非易失 性方式存储电荷。

注意，尽管图1及图2展示了NAND串中的四个存储器单元，但仅作为一实例来提 供四个晶体管的使用。NAND串可具有少于四个存储器单元或多于四个存储器单元。举 例来说，某些NAND串将包括8个存储器单元、16个存储器单元、32个存储器单元等。 本文的论述不限于NAND串中的任何特定数目的存储器单元。NAND类型快闪存储器 及其操作的相关实例提供于以下美国专利/专利申请案中：美国专利第5,570,315号；美 国专利第5,774,397号；美国专利第6,046,935号；美国专利第5,386,422号；美国专利 第6,456,528号；及美国专利申请案序号09/893,277(公开案第US 2003/0002348号)， 所有所述美国专利/专利申请案的全文均以引用的方式并入本文中。还可根据实施例来使 用除了NAND快闪存储器之外的其它类型的非易失性存储器。

使用NAND结构的快闪存储器系统的典型架构将包括若干NAND串。举例来说， 图3展示具有极多NAND串的存储器阵列的三个NAND串40、42及44。图3的NAND 串中的每一者包括两个选择晶体管或栅极，及四个存储器单元。举例来说，NAND串40 包括选择晶体管50及60，以及存储器单元52、54、56及58。NAND串42包括选择晶 体管70及80，以及存储器单元72、74、76及78。每一串通过选择栅极60、80等连接 到源极线。选择线SGS用以控制源极侧选择栅极。各种NAND串通过选择栅极50、70 等(其由选择线SGD所控制)连接到相应位线。在其它实施例中，选择线未必需要为 共用的。字线WL3连接到存储器单元52及存储器单元72的控制栅极。字线WL2连接 到存储器单元54及存储器单元74的控制栅极。字线WL1连接到存储器单元56及存储 器单元76的控制栅极。字线WL0连接到存储器单元58及存储器单元78的控制栅极。 如可见，位线及相应NAND串包含存储器单元的阵列的一列。字线包含阵列的行。每一 字线连接行中的每一存储器单元的控制栅极。举例来说，字线WL2连接到存储器单元 54、74及94的控制栅极。在许多实方案中，字线形成行中的每一存储器单元的控制栅 极。

图4说明NAND串(例如，图1到图3中所示的NAND串)的示范性阵列100。 沿每一列，位线26耦合到NAND串的位线选择栅极的漏极端子。沿NAND串的每一行， 源极线28可连接NAND串的源极线选择栅极的所有源极端子。