[发明专利]非易失性存储器的最高多级状态的较快编程

权利要求书

1.一种用于编程一组非易失性存储元件的方法，其包含：

通过将一系列编程脉冲施加到所述非易失性存储元件，从而不使用粗略/精细编程 来朝向最高状态进行编程，而同时利用粗略/精细技术来编程到较低状态，其中使每一 连续脉冲递增第一步长直到利用粗略/精细技术完成到较低状态的编程；及

响应于完成到较低状态的编程，

使每一连续脉冲递增第二步长，其中所述第二步长大于所述第一步长；

当较低状态的编程完成时，增加所述编程脉冲的脉冲长度；及

在较低状态的编程完成之后，利用粗略/精细技术来朝向所述最高状态进行编程， 其中使用所述粗略/精细技术进行编程能够部分禁止存储元件的编程，所述存储元件具 有在第一检验电平和第二检验电平之间的阈值电压。

2.如权利要求1所述的方法，其中不使用粗略/精细编程来朝向最高状态进行编 程包括使用单个检验电平，且使用所述粗略/精细技术进行编程包括使用至少两个检验 电平。

3.如权利要求2所述的方法，其中所述粗略/精细技术包括将中间位线电压施加 到具有超过第一检验电平但小于第二检验电平的阈值电压的存储元件，其中所述中间 位线电压在零与禁止电压之间。

4.如权利要求2所述的方法，其中所述粗略/精细技术包括将禁止电压施加到具 有超过第二检验电平的阈值电压的存储元件。

5.如权利要求1所述的方法，其中每一存储元件能够被编程到空状态及三个已 编程状态，其中所述已编程状态中的一者是最高状态，所述方法进一步包含：

将第一组检验脉冲施加到所述存储元件直到所述存储元件被编程到所述较低状 态，然后将第二组检验脉冲施加到所述存储元件，其中所述第一组检验脉冲包括用于 所述较低状态的至少两个检验电平及用于所述最高状态的单个检验电平，且其中所述 第二组检验脉冲包括用于所述最高状态的至少两个检验电平。

6.如权利要求5所述的方法，其中所述施加一系列编程脉冲的步骤使每一连续 脉冲递增所述第一步长直到较低状态的编程完成，然后使单个脉冲递增第三步长，然 后使每一连续脉冲递增所述第二步长。

7.如权利要求1所述的方法，其中使具有增加的脉冲长度的第一编程脉冲递增 第三步长，且使具有增加的脉冲长度的后续编程脉冲递增所述第二步长。

8.一种非易失性存储系统，其包含：

多个非易失性存储元件；及

至少一个管理电路，其与所述非易失性存储元件通信，其中所述管理电路通过将 一系列编程脉冲施加到所述存储元件，从而不使用粗略/精细编程来朝向最高状态进行 编程，而同时利用粗略/精细技术来编程到较低状态，每一连续脉冲被递增第一步长直 到利用粗略/精细技术完成到较低状态的编程；响应于完成到较低状态的编程，使每一 连续脉冲递增第二步长，其中所述第二步长大于所述第一步长，其中所述管理电路增 加所述编程脉冲的脉冲长度，且所述管理电路在较低状态的编程完成之后，利用粗略/ 精细技术来朝向所述最高状态进行编程，其中使用所述粗略/精细技术进行编程能够部 分禁止存储元件的编程，所述存储元件具有在第一检验电平和第二检验电平之间的阈 值电压。

9.如权利要求8所述的系统，其中对于所述粗略/精细技术，所述管理电路将禁 止电压施加到具有超过目标检验电平的阈值电压的存储元件。

10.如权利要求8所述的系统，其中每一存储元件能够被编程到空状态及三个已 编程状态，其中所述已编程状态中的一者是最高状态，且其中所述管理电路将第一组 检验脉冲施加到所述存储元件直到所述存储元件被编程到所述较低状态，然后将第二 组检验脉冲施加到所述存储元件，其中所述第一组检验脉冲包括用于所述较低状态的 至少两个检验电平及用于所述最高状态的单个检验电平，且其中所述第二组检验脉冲 包括用于所述最高状态的至少两个检验电平。

11.如权利要求10所述的系统，其中所述管理电路使每一连续编程脉冲递增所 述第一步长直到较低状态的编程完成，然后使单个脉冲递增第三步长，然后使每一连 续脉冲递增所述第二步长。