[发明专利]部分图案化的引线框以及在半导体封装中制造和使用其的方法

说明书

发明领域

本申请是2006年10月27日提交的美国专利申请S/N.11/553,664的部分继续申请，后者是2005年8月4日提交的美国专利申请S/N.11/197,944的部分继续申请，而后者是2004年8月10日提交的美国专利申请S/N.10/916,093、现为US 7,129,116的继续申请，而后者又是2002年4月29日提交的美国专利申请S/N.10/134,882、现为US 6,812,552的继续申请。所有这些申请通过引用完整结合于此。

本发明一般涉及电子封装，尤其涉及部分图案化的引线框以及用于制造和使用其的方法。部分图案化的引线框相比常规引线框更坚固且更稳定。部分图案化的引线框的坚固性改进了制造引线框封装的工艺并且增强最终产品的总的可靠性。引线框还为器件集成提供高度灵活性以及增加的功能性。

发明背景

在制造使用引线框的电子封装中，存在若干使引线框经受机械和热应力的工艺步骤。当前引线框的更细致的几何形状以及半导体芯片上电路的进一步增大的集成度已导致在引线框上施加甚至更大应力的处理。精细配置的引线框常常类似非常精致的刺绣品、或者倾向于容易弯曲、破裂、损坏或变形的模板型的金属结构。(参见图1a和1b)。这些常规引线框在行业中用以创建包括引线接合和倒装芯片(FC)封装的各种芯片封装。(参见图2a-2d以及3a-3b)。

常规引线框通常缺乏结构刚度。引线框的指型部分可以是非常脆弱的并且难以保持在原位。这在集成工艺以及复杂的引线接合情况中导致处理缺陷、损伤以及扭曲。因而，接合参数不得不被优化以补偿在接合工艺期间的引线框弹跳。无法优化接合参数以补偿引线框的机械不稳定性可导致较差的接合粘性，且因而较差的接合质量和可靠性。

通常引线框的大金属板部分从称为芯片容纳区域、也称为芯片焊盘的中心位置延伸。芯片通常附连到容纳区域，并且背侧朝下且前侧被放置成面朝上，且端子外围地置于芯片的周边上、或以阵列形式置于芯片的表面上。容纳区域通常具有约5mmx5mm的尺寸，并且从芯片焊盘区域向外延伸的引线具有约10mm长x1mm宽x0.2mm厚的典型尺寸。引线框通常被真空夹盘和机械夹具压紧。夹盘和夹具必需为不同大小和形状的引线框进行改装。本发明解决了这一问题。

现有技术尚未示出任何可耐受在当前半导体封装工艺中遇到的应力并且可以节省成本的方式制造的引线框。本发明通过提供部分图案化的引线框来实现此目的，该部分图案化的引线框不仅改进了引线框自身的可制造性，而且改进从其形成的电子封装的集成度和可靠性。本发明还解决对于常规引线框不能提供的持续增加的器件复杂性需求，诸如高的I/O数目、多芯片设计、系统级封装、以及布线上的灵活性。

发明内容

引线框由具有顶面和底面的膜构成。膜的第一区域从顶面被部分图案化但是不完全穿过膜到达底面。膜的第二区域(未从顶面图案化)形成用于支承集成电路(IC)芯片的芯片容纳区域以及多个用于提供到IC芯片的电连接的引线触点。第一区域在膜中形成槽，并且产生互连未从顶面部分图案化的第二区域的蹼状结构。本发明还涉及一种制造部分图案化的引线框的方法以及采用这些引线框的电子封装。本发明的引线框已因为其蹼形或蹼状结构改进结构刚度。

根据本发明，首先使用标准的光刻技术或类似技术图案化由其形成引线框的金属膜的顶面以绘出将与芯片容纳区域和引线相对应的区域的轮廓。在下一步骤，蚀刻在膜的绘出轮廓区域之外的第一区域中执行，从膜的顶面穿过下层膜的厚度以在膜中产生引线框图案。在部分图案化之后，未从顶面图案化的剩余区域形成第二区域，其将用作芯片容纳区域以及沿顶面的引线。第一区域形成膜的顶面之下的凹入蹼状区域。第一区域的蹼状结构使引线部分相互连接并且连接到芯片容纳区域。因而，部分图案化膜看上去与蹼足(webbedfoot)类似并且保持其刚度以及强度，所以它可耐受后续制造工艺步骤的应力。特别地，部分图案化的引线框可耐受在引线接合和封装工艺期间遭遇的应力。在一些实施例中，芯片容纳区域和电引线可从第二区域的相同部分形成(例如，在电引线支承集成芯片并且提供与其的电连接的情况下)。

本发明还提供一种使用部分图案化的引线框制造多个电子封装的独特方法。该方法涉及具有顶面和底面的膜。在第一区域中，膜从顶面部分图案化但不是完全穿过到达底部。膜上的未从顶面部分图案化的剩余第二区域形成多个部分图案化的引线框。所以引线框各自具有一个用于支承集成电路(IC)芯片的芯片容纳区域以及多个用于提供与IC芯片的电连接的电引线。