[发明专利]固态成像设备、固态成像设备驱动方法以及成像设备

说明书

技术领域

本发明涉及固态图像拾取设备、用于驱动固态图像拾取设备的方法以及图像拾取装置。具体地，本发明涉及：其中在用于单元像素以矩阵形式的布置的每列中布置模数转换电路(在下文中，缩写为ADC(Analog-DigitalConverter))(即，其中安装了列并行ADC)的固态图像拾取设备，用于驱动该固态图像拾取设备的方法以及使用该固态图像拾取设备的图像拾取装置。

背景技术

已经报告了如下的技术：其中，在安装了列并行ADC的固态图像拾取设备(例如，CMOS图像传感器)中，在将自单元像素输出的模拟信号与基准电压相比较、并且基于该比较结果将模拟信号转换为数字信号的ADC中使用了上/下计数器，从而使得抵消单元像素复位时输出的复位电平的偏置(offset)值的操作便利。

图11是示出根据现有技术示例的、安装了列并行ADC的CMOS图像传感器100的配置的框图。

在图11中，单元像素101具有光电二极管和像素级的放大器(in-pixelamplifier)，并且将其二维地布置为矩阵形式，由此配置像素阵列部分102。对于像素阵列部分102中像素的n行m列布置，每条行控制线103(103-1～103-n)布置在相应一行中，并且每条列控制信号线104(104-1～104-m)布置在相应一列中。经由行控制线103-1～103-n，通过行扫描电路105执行对于像素阵列部分102的行寻址或列扫描的控制。

对于每条列信号线104-1～104-m，将列处理电路106布置在列信号线104-1～104-m之一的一端侧上。通过具有比较电路107、上/下计数器108、传输开关109以及存储器电路110来配置列处理单元106。

在列处理电路106中，比较电路107执行所选择的行(其经由相应一根列信号线104-1～104-m而获得)的相应一个单元像素101的输出信号与数模转换电路(在下文中，缩写为DAC(Digital-Analog Converter))111生成的基 准电压Vref之间的量值比较。DAC 111基于与主时钟MCK同步操作的时序控制电路112提供的控制信号CS1和时钟信号CKS生成基准电压Vref。

时序控制电路112提供的控制信号CS2控制上/下计数器108的操作。上/下计数器108与时钟CK同步地执行上计数或下计数，并且根据比较电路107的输出Vco的变化来停止计数。时序控制电路112提供的控制信号CS3控制传输开关109以使得传输开关109导通(开启)/截止(关断)，并且将上/下计数器108的计数器值传输至存储器电路110。使用列扫描电路113、通过列扫描将保持在存储器电路110中的计数器值顺序读取至水平输出线114，并且其作为图像拾取数据而被获得。

接下来，参考图12中所示的时序图描述根据现有技术的示例的、具有上述配置的CMOS图像传感器100的操作。

在第一读取操作中读取单元像素101的复位分量ΔV。复位分量ΔV包含作为偏置的、具有固定模式并且在单元像素101之中变化的噪声。然而，由于复位分量ΔV的变化通常较小，并且复位电平对于所有的像素都是公共的，因此列信号线104-1～104-m的信号电压Vx是近似已知的。

因此，在复位分量ΔV的第一读取的情况下，可以通过调整基准电压Vref来减小比较电路107中的比较时间段。关于复位分量ΔV的读取，上/下计数器108与时钟CK同步地执行下计数，并且持续计数，直到比较电路107的输出Vco改变为止。在比较电路的输出Vco改变以及计数停止的情况下的计数器值对应于ΔV。

虽然在第二读取中读取单元像素101的信号分量Vsig，但是在这种情况下，除了该信号分量Vsig之外，偏差分量ΔV也被包含在读取值之中。在第二读取中，上/下计数器108与时钟信号同步地执行上计数，并且持续计数，直到比较电路107的输出Vco改变为止。

因此上计数获得的计数器值对应于信号分量Vsig与偏差分量ΔV之和，因此通过从第二读取的结果中减去第一读取的结果而得到的值对应于信号分量Vsig。换言之，通过上计数从执行第一读取之前提供的初始计数器值获得的值对应于信号分量Vsig。这对应于其中抵消了偏差分量的相关双采样(CDS，correlated double sample)的操作。