[发明专利]半导体外延结晶基板的制造方法

说明书

技术领域

本发明涉及一种半导体外延结晶基板的制造方法。

背景技术

以往，将异质界面中产生的二维电子气体作为沟道的器件(GaN-MIS-HFET)在高频、高输出特性优良方面尤其引人注目。在制造这样氮化镓类晶体管的情况下，利用光刻技术来加工作为用于其的功能构件的半导体外延结晶基板，制作所需的晶体管，此时，根据目的，采用向半导体外延结晶基板施加了栅极绝缘膜、钝化膜等构件的器件方式。

栅极绝缘膜是为了防止栅极电极的泄漏电流而设置在栅极金属与半导体结晶之间的保护膜。已知一般形成于氮化物半导体中的肖特基电极表示比理论上预想的值大的泄漏电流，设置栅极绝缘膜来降低该泄漏电流。

另一方面，钝化膜是为了稳定化半导体表面以使该表面的电气性状不变化而设置在半导体结晶表面的保护膜。若半导体表面的电气性状变化，则器件动作时示出称为栅极滞后、漏极滞后、电流崩塌的过渡电流响应，存在引起输出降低或阈值电压的变动的问题，所以必要时设置钝化膜。

在设置这种保护膜的情况下，为了简化制造工序或降低制造成本，较多由相同材料将钝化膜与栅极绝缘膜构成为电介质膜。在现有方法中，这种电介质膜通过如下方法来形成，即，在由有机金属气相生长(MOCVD)法、分子束外延(MBE)法等外延结晶生长法生长后，从外延生长炉中取出基板，酸处理结晶表面等，除去表面的自然氧化物后，移至热CVD、等离子体CVD、cat-CVD等电介质制膜炉，积层至结晶表面。

例如，在P.Kordos等Applied Physics letters 87，143501(2005)中，公开了利用等离子体CVD法将SiO电介质赋与半导体表面的GaN-MISHFET。

在该例中，示出了通过赋与电介质膜而使栅极泄漏电流降低的实验结果。但是，在包含该方法在内的上述方法中，有可能产生如下所述的情况：无法完全除去半导体结晶与电介质膜界面的氧化膜；在GaN结晶表面发生氮孔腔而在该界面中电气地形成活性的中间准位导致以某时间常数响应于栅极信号或漏极电压的输入，从而引起漏极滞后或栅极滞后等现象。即，在现有方法中，基于赋与电介质膜的栅极滞后或漏极滞后的改善效果不充分，因此，实用化存在问题。

发明内容

本发明的目的在于提供一种能够解决上述问题的、赋与电介质膜的方式的半导体外延结晶基板及其制造方法。

本发明者等为了解决上述问题而积极研究的结果，直至完成本发明。即，本发明提供如下的(1)～(8)。

(1)一种半导体外延结晶基板的制造方法，向通过有机金属气相生长法生长的氮化物半导体结晶层表面，赋与构成钝化膜或栅极绝缘膜并具有非结晶形的氮化物电介质或氧化物电介质的电介质层，其中，在外延生长炉内使所述氮化物半导体结晶层生长之后，直接在该外延生长炉内使所述电介质层与所述氮化物半导体结晶层连续生长。

(2)以所述(1)记载的方法为基础，使用有机金属作为金属原料，使用乙醚或水作为氧原料，使用氨作为氮原料，并利用有机金属气相生长法使电介质层生长。

(3)以所述(2)记载的方法为基础，电介质层的至少一部分的生长为边供给作为5族原料的氨边进行。

(4)以所述(1)、(2)或(3)记载的方法为基础，电介质层的至少一部分的生长通过使用氮作为载气来进行。

(5)以所述(1)或(2)记载的方法为基础，电介质层包括从AlO_x、AlO_x:N(0.5＜x＜1.5)、SiO₂、SiO₂:N、Ga₂O₃、Si₃N₄、HfO₂、Hf_xAl_yO₃(0＜x＜1、y＝2-1/2x)、Hf_xAl_yO₃:N(0＜x＜1、y＝2-1/2x)、GdO、ZrO₂、MgO、Ta₂O₅中选择的至少一种电介质。