[发明专利]使用串联复制和差错控制编码的容许缺陷和故障的多路信号分离器

说明书

技术领域

本发明涉及容许缺陷和故障的电路、集成电路以及电子器件，以及 具体涉及一种方法，所述方法用于采用晶体管的串联复制(series replication)以及基于差错控制编码的信号线冗余来产生容许缺陷和 故障的多路信号分离器(demultiplexer)。

背景技术

光刻和其他集成电路制造技术的连续进步使之可能的电子电路和 电路部件(包括晶体管)的尺寸的惊人减小，以及制造晶体管和集成电 路的不断降低的每部件成本，导致了日益复杂且密集图案化的集成电路 和电子器件的发展。例如，接近纳米尺度的集成电路制造技术的发展为 复杂且非常高速的处理器的发展提供了基础，这些处理器驱动现代计算 机和处理器控制的电子器件，包括：个人计算机，家庭娱乐系统，和飞 机、汽车、机床、医疗器械、科学仪器中所使用的多种处理器控制的机 器和电气系统，以及许许多多其他产品及系统。经济且可靠地制造晶体 管的密集大规模阵列的能力已经导致例如薄膜晶体管LCD监控器和TV 屏幕的发展和商业化。

然而，随着电路变得越来越小以及制造得越来越密集，制造误差经 常变得更难以控制。甚至是在制造过程期间的微小灰尘的存在或者光刻 掩膜的亚微米级(submicroscale)未对准，也能够导致几十到几百个 亚微米级电子部件的制造缺陷，所述电子部件包括晶体管和基于晶体管 的逻辑门。这些缺陷的累积迅速导致有缺陷的电路和器件，以及急剧降 低通过当前采用的制造工艺生成的操作器件的产率。因为这个原因，以 及因为利用新兴技术使得能够制造电子电路部件的尺度越来越小，进一 步恶化了与制造缺陷相关联的问题，正在施行大量研究和开发来改善电 路、集成电路和电子器件中的缺陷容限。很多这些技术能够被同等地应 用于制造之后发生的电子电路部件中的故障。

用于容许缺陷和容许故障的很多方法依赖于在电路、器件和系统中 包含冗余的部件，使得如果一组多个冗余部件中的单个部件发生故障， 该组多个冗余部件中剩余的操作部件可以继续提供希望的功能性。可以 在大规模的部件水平上、在电子电路和集成电路内的模块水平上以及在 更小的水平上采用冗余。然而，在电路和器件内包含冗余会增加制造成 本、功耗以及有时增加系统的复杂度，从而引入新类型的故障和制造缺 陷的机会。例如，虽然四引擎飞机直观上看起来可能比双引擎飞机固有 地更安全，但是在一些情况下，故障分析显示，四引擎飞机中的控制和 监控系统的增加的复杂度实际上可能不止抵消来自两个冗余的引擎的 安全性增益。因为这个原因，电路、集成电路和电子器件的设计者和制 造商不断寻找新的方法和手段来增加电路、集成电路和电子器件的缺陷 容限和故障容限，而无需不必要地增加电路和器件的复杂度，无需不必 要地增加电路和器件的制造成本和功耗，以及不会产生缺陷和故障的新 模式和机会，所述缺陷和故障抵消利用容许缺陷和故障的方法和手段获 得的增益。

发明内容

本发明的一个实施例是一种用于构造容许缺陷和故障的多路信号 分离器的方法。该方法能够应用于纳米尺度、微尺度或更大尺度的多路 信号分离器电路。多路信号分离器电路能够被视为一组与门，其中每个 与门包括在许多地址线或地址线衍生(address-line-derived)信号线 与输出信号线之间的可逆切换(reversibly switchable)互连。每个 可逆切换互连包括一个或多个可逆切换元件。在某些多路信号分离器实 施例中，采用NMOS和/或PMOS晶体管作为可逆切换元件。在表示本发 明一个实施例的方法中，在每个可逆切换互连中采用两个或更多个串联 连接的晶体管，使得在高达比串联互连的晶体管的数量少一的数量的所 述晶体管中的短路缺陷不导致该可逆切换互连的故障。此外，使用差错 控制编码技术来引入附加的地址线衍生信号线和附加的可切换互连，使 得即使当许多个体的、可切换的互连有开路缺陷时，多路信号分离器也 能工作。本发明的附加实施例包括多路信号分离器，该多路信号分离器 包含在可逆切换互连内的可切换元件的串联冗余，以及可逆切换互连和 地址线衍生信号线的并联冗余。其中，所述容许缺陷的多晶体管可逆切 换的互连包括在m个支路的每一个中的n个串联冗余的晶体管，其中n 大于m，其中n大于或等于2，以及其中m大于或等于1。

附图说明

图1A-B示出在数字逻辑电路中使用的NMOS晶体管的操作。

图2示出数字逻辑电路内的NMOS和PMOS晶体管的操作特性。