[发明专利]模拟-数字转换装置

说明书

技术领域

本发明涉及模拟-数字转换装置，尤其涉及通过在全差动放大电 路循环信号而将模拟信号转换为数字信号的模拟-数字转换电路。

背景技术

模拟-数字转换装置中包含流水线(pipeline)型模拟数字转换器 (例如，日本专利第3765797号公报)、算法型模拟数字转换器 (Algorithmic A/D Converter)(例如，日本专利第3046005号公报)、循 环型模拟数字转换电路(Cyclic A/D Converter)(例如，日本专利公开 2004-357279号)等。

其中，算法型模拟数字转换器及循环型模拟数字转换电路可以使 电路规模比较小，因此适合于使集成电路(IC)小面积化。

图13为表示现有的模拟数字转换器的一例的结构框图。

图13中表示的模拟-数字转换装置1为算法ADC，包含采样保持电 路(sample and hold circuit)11、12，1位A/D转换电路13，减法电路14， 1位数字-模拟转换电路15，放大电路16，开关SW11、SW12、SW21、 SW22。

下面说明算法ADC的动作。

首先，如图13(A)所示，将开关SW10合上、开关SW11、SW12、 SW21、SW22断开，在采样保持电路11中采样输入信号。

然后，如图13(B)所示，将开关SW10断开、开关SW11、SW12 合上、开关SW21、SW22断开。据此，由采样保持电路11所采样的输 入信号被提供给1位A/D转换电路13。1位A/D转换电路13将在采样保 持电路11中所采样及保持的信号转换为1位数值。据此，可以得到最 高位的数值。

此时，由采样保持电路11所采样及保持的信号被提供于减法电路 14，在减法电路14中根据1位A/D转换电路13的1位数值，减去由1位数 字-模拟转换电路15所提供的基准电压Vref。

当1位A/D转换电路13的1位数值为“1”时，1位数字-模拟转换电路 15将基准电压Vref提供给减法电路14，当1位A/D转换电路13的1位数 值为“0”时，使输出到减法电路14的输出电压为零。

当1位A/D转换电路13的1位数值为“1”时，减法电路14减去基准 电压Vref后提供给放大电路16，当1位A/D转换电路13的1位数值为“0” 时，将由采样保持电路11所采样和保持的信号原封不动地提供给放大 电路16。

放大电路16将减法电路14的输出放大两倍。此时，如图13(B)所 示，由于开关SW12被合上、开关SW22被断开，因此在放大电路16所 放大的信号在采样保持电路12中被采样和保持。

当由放大电路16所放大的信号被采样保持电路12采样和保持时， 如图13(C)所示，将开关SW21、SW22合上、开关SW11、SW12断开。 据此，对由采样保持电路12所采样及保持的信号进行1位AD转换。因 此，可以得到高位的第二位数值。

根据需要输出的数据的位数反复进行在上述图13(B)、(C)中表示 的动作，可以将输入的模拟信号转换为数字。

算法ADC通过对上述信号进行循环处理，可以将输入的模拟信 号转换为数字。如此，算法ADC通过循环处理，可以以必要的最小限 度的电路规模进行转换动作，并可以将电路规模小型化。

然而，虽然现有的算法ADC通过循环处理可以将电路控制在最 小的规模，但是放大电路的输入换算偏移、电容器的容量偏差等也会 随着循环处理而重叠和增加，因此产生误差增大、不能进行高精度的 AD转换等问题。

发明内容

本发明是为了解决如上所述的问题而提出的，其目的在于提供一 种可以提高转换精度的模拟-数字转换装置。

本发明的模拟-数字转换电路，在全差动放大电路113中循环信号 而将模拟信号转换为数字信号，该模拟-数字转换电路包含：极性切换 部115，用于切换全差动放大电路113的连接极性；控制部116，用于控 制极性切换部115，以在第一次循环和第二次以上循环中切换全差动 放大电路113的连接极性。