[发明专利]单斜率模数转换器

说明书

技术领域

本发明涉及单斜率模数转换器(ADC)，其尤其但未必排他地适于在 CMOS成像器的读出电路中使用。

背景技术

为了读出CMOS成像器俘获的图像，通常将读出电路与图像传感器本 身共同集成在同一芯片上，从而形成高度适于诸如移动电话、个人数字助 理(PDA)等的移动应用的片上摄像机。COMS成像器的读出电路的一个 重要部件就是用于将成像阵列的输出转换至数字域的模数转换器(ADC)。 可以利用将整个成像阵列的输出信号转换至数字域的单个ADC来实施这种 转换。该单通道解决方案的优点在于，其确保整个成像阵列的A/D转换一 致，并且由于只使用了单个ADC，因而其使用的芯片面积相对较小。然而， 这种ADC必须以应用所规定的速度工作，因此对于高速应用而言，实现片 上低功率ADC将会是一个挑战。此外，由于必要的带宽因更高的成像器分 辨率而提高，因而设计具有充分高的信噪比的单个ADC变得越来越困难。

至少可以通过结合多通道ADC或者结合几个并行的ADC来克服这些 困难中的一些困难。例如，可以采用所谓的大规模并行(massive-parallel) ADC，从而为CMOS成像器的成像阵列中的每一列提供一个ADC通道。

在本领域中已知有很多种不同类型的ADC。最简单的构造中的一种被 称为数字斜坡(ramp)ADC，其中使自由运行的二进制计数器的输出连接 至数模转换器(DAC)的输入。随着计数器伴随每一时钟脉冲而向上计数， 所述DAC将输出略高的电压。通过比较器将该电压与输入电压进行比较。 如果输入电压大于DAC输出，那么计数器将继续正常计数。然而，最终 DAC输出将超过输入电压，此时采用计数器的二进制计数输出更新ADC 电路输出，并对计数器进行复位，从而为下一输入电压做好准备，即，在 对计数器进行复位并重新开始针对下一模拟输入信号的处理之前，DAC输 出将一直斜升到模拟输入信号所处的电平，并输出对应于该电平的二进制 数。然而，就这种类型的ADC而言，抽样时间的变化使得其不适用于某些 应用。此外，对于每一模拟输入信号而言，计数器必须保持从零开始计数。 因此，对模拟信号的抽样相对较慢。

一种克服数字斜坡ADC的上述缺点的方式是采用所谓的逐次逼近 ADC。参考附图中的图1，逐次逼近ADC的主要部件是比较器10和数字 控制器14，所述比较器10具有用于接收模拟输入信号V_in和DAC 12的输 出的输入端。在该设计中相对于数字斜坡ADC的唯一变化就是被称为“逐 次逼近寄存器”的特殊计数器电路。该寄存器并非按照二进制序列向上计 数，而是通过尝试从最高有效比特开始并以最低有效比特结束的所有比特 值来进行计数。在整个计数过程中，寄存器监测比较器的输出，以查看二 进制计数是小于还是大于模拟信号输入，从而对比特值进行相应的调整。 在这种情况下，通过数字块14控制DAC 12，所述数字块14试图基于先前 的比较器输出尽可能地逼近输入电压。这一公知的架构相对而言在功率上 是高效的，并且由于与采用数字斜坡ADC的常规计数器的从零到满的计数 序列的情况相比DAC 12能够以大得多的步骤收敛于模拟输入信号，因而模 拟信号的抽样显著加快。然而，DAC输出取决于输入信号，因而每一ADC 通道需要单独的DAC。在大规模并行系统中，由于必须使所有的DAC匹 配以获得一致的系统响应，因而这不具有吸引力，并且这是相对困难的。

如在单斜率ADC中那样，可以利用精确定时来替代模拟斜坡电路和数 字计数器，从而完全避免DAC的使用。参考图2，其示出了已知的单斜率 大规模并行ADC架构，对于成像阵列的每一列，该架构包括比较器10a、 10b、10c，所述比较器具有用于接收相应的模拟输入信号V_in和运放电路或 斜坡发生器16的输出的输入端。将每一比较器10的输出提供给相应的锁 存器和数字控制模块18a、18b、18c，以生成相应的数字输出。将数字计数 器20的输出连接至每一锁存器和数字控制模块18。