[发明专利]用于数据处理的电路结构和方法

权利要求书

1.一种用于数据处理的电路结构(100)，其包括：

至少两个存储模块(10，12)，用于通过加密或解密来存储数 据，使数据免受未授权访问；

分配给存储模块(10，12)的至少一个存储模块接口逻辑电路， 用于：

对存储模块(10，12)进行寻址，

将数据写入存储模块(10，12)，以及

从存储模块(10，12)读取数据；

其特征在于：

用于存储模块(10，12)的至少一个可实时配置的冗余概念， 通过该冗余概念能在物理上分离的存储模块(10，12)中冗余地存储 要被保护的数据。

2.根据权利要求1所述的电路结构(100)，其特征在于存储 模块(10，12)是随机存取存储模块或非易失性存储模块。

3.根据权利要求1或2所述的电路结构(100)，其特征在于

在正常操作模式下，相关存储模块(10，12)作为普通存储模 块工作；以及

在存储器冗余或安全操作模式下，尤其通过将数据并行写入同 一逻辑地址上的R个存储模块(10，12)，数据被冗余地存储在至少 一个定义的地址范围内，其中冗余因子R是用于冗余存储数据字所用 的存储模块(10，12)的数量。

4.根据权利要求1至3中的任意一个所述的电路结构(100)， 其特征在于从同一逻辑地址上的R个存储模块(10，12)中并行地读 取数据，其中冗余因子(R)是用于冗余存储数据字所用的存储模块 (10，12)的数量，以及

通过连接在存储模块(10，12)之后的至少一个比较模块或比 较器(50)对读取数据的一致性进行比较，其中

如果所有并行读取的数据是相同的，则读访问是有效的(v)， 或者

如果检测到任何读取的数据之间的不一致，则读访问是无效的 (i)。

5.根据权利要求1至4中的任意一个所述的电路结构(100)， 其特征在于在存储模块(10，12)之前连接了至少一个存储器选择模 块或存储器选择器(30)。

6.根据权利要求1至5中的任意一个所述的电路结构(100)， 其特征在于至少一个数据选择模块或数据选择器(40)被连接

在至少一个解码模块或解码器(20)之后，尤其是2n个解码器 中的至少一个之后，和/或

在存储模块(10，12)之后。

7.一种通过加密或解密来处理数据以使数据免受未授权访问的 方法，通过该方法，数据被存储在至少两个存储模块(10，12)中， 其特征在于

用于存储模块(10，12)的至少一个可实时配置的冗余概念， 通过这种概念，数据能被冗余地存储在物理上分离的存储模块(10， 12)中。

8.根据权利要求7所述的方法，其特征在于

在正常操作模式下，相关存储模块(10，12)作为普通存储模 块工作，以及

在存储器冗余或安全操作模式下，尤其通过将数据并行地写入 同一逻辑地址上的R个存储模块(10，12)，数据被冗余地存储在至 少一个定义的地址范围内，其中冗余因子R是用于冗余存储数据字所 使用的存储模块(10，12)的数量。

9.根据权利要求7或8所述的方法，其特征在于从同一逻辑地 址上的R个存储模块(10，12)中并行读取数据，其中冗余因子(R) 是用于冗余存储数据字所使用的存储模块(10，12)的数量，以及

比较读取数据的一致性，其中

如果所有并行读取的数据都是相同的，则读访问是有效的(v)， 或者

如果检测到任何读取的数据之间的不一致，则读访问是无效的 (i)。

10.在至少一个识别装置中，尤其是在至少一个USB令牌中， 在至少一个接触芯片卡或在至少一个增强智能卡中采用了根据权利 要求1至6中的任意一个所述的任意一个电路结构(100)和/或根据 权利要求7至9中的任意一个所述的方法。