[发明专利]以含贵重气体的双等离子体氮化法增进CMOS氮氧化硅栅介电层效能的方法

说明书

发明背景

发明领域

本发明实施例大体上有关于一种形成栅极介电层的方法。更明确而言，本发明实施例是有关于一种形成氮氧化硅(SiON)栅极介电层的方法。

相关技术描述

集成电路是由许多装置所构成，例如由数百万个晶体管、电容与电阻等装置所构成。诸如场效晶体管的晶体管典型包含源极、漏极与栅极堆栈(gatestack)。栅极堆栈通常包含基材(如硅基材)、位在基材上的栅极介电层(如二氧化硅)以及位在栅极介电层上的栅极(如多晶硅)。

当集成电路的尺寸以及位于其上的晶体管尺寸逐渐缩小时，为了提升晶体管速度所需要的栅极驱动电流也会跟着提高。由于驱动电流会随着栅极电容(capacitance)的增加而增加，而电容又与栅极介电层的厚度成反比，因此减小介电层厚度是提高驱动电流的其中一种方法。

曾经尝试将二氧化硅(SiO₂)栅极介电层的厚度降至小于20埃()。然而，却发现到使用厚度低于20埃的薄二氧化硅介电层经常对栅极性能与耐久度造成不良影响。例如，来自硼掺杂栅极中的硼原子可能穿透薄二氧化硅栅极介电层而进入下方的硅基材中。再者，薄介电层的栅极漏电情形，即穿隧作用(tunneling)，也会提高，而提高栅极的电力消耗量。

曾经用来解决薄二氧化硅栅极介电层所带来的问题的方法是将氮纳入二氧化硅层中，以形成氮氧化硅栅极介电层(SiON或SiOxNy)。将氮纳入二氧化硅层中能阻挡硼穿透至下方的硅基材中，并且提高栅极介电层的介电常数，而允许使用较薄的介电层。

曾经利用等离子体氮化反应(Plasma nitridation)以单一步骤的处理将氮纳入二氧化硅层中来形成氮氧化硅层，并可选用性地执行一后续的退火处理。然而，使用单一步骤的氮化处理，难以控制在该氮氧化硅层整个膜层厚度中浓度分布情形，例如氮原子百分比。因此目前仍然需要一种沉积氮氧化硅层的方法。

发明概要

本发明大体上提供一种在基材上形成一含有硅和氮的膜层。该含硅氮层亦可能包含氧，因而提供一种可做为栅极介电层的氮氧化硅层。

在一实施例中，在基材上形成一含硅氮层的方法包括将一含硅基材导入一反应室中，随后在该反应室内使该基材暴露于由氮气与一贵重气体(noble gas)所形成的等离子体中以将氮纳入该基材的上表面内，而在该基材上形成一含硅氮层；其中该贵重气体选自于由氩、氖、氪与氙所构成的群组中。接着退火该含硅氮层。退火该层的步骤可包括在介于约800℃至约1100℃之间的温度下使该层暴露至一含氧气的气体中，或者在介于约800℃至约1100℃之间的温度下使该层暴露至一钝气(inert gas)中。该层随后暴露至一氮等离子体中，以将更多的氮并入该含硅氮层中。接着再一次退火该层。

在另一实施例中，在基材上形成一含硅氮层的方法包括引入一含硅基材至一反应室中，随后在该反应室中使该基材暴露于一由氮气与氩气所形成的等离子体以将氮纳入该基材的上表面内，并且在该基材上形成一含硅氮层。该含硅氮层经过退火，并且在退火过程中将氧导入该层中。随后使该层暴露至一氮等离子体(plasma of nitrogen)中，以将更多的氮纳入该含硅氮层中。接着再一次退火该层。

附图简单说明

为了详细了解本发明的上述特征，可参阅多个实施例且部分实施例绘于附图中，来阅读上述本发明的更明确叙述。然而需明白的是，附图中所显示的仅为本发明的代表性范例，不应用来限制本发明范围。本发明可能涵盖其它等效实施例。

图1为本发明一实施例的流程图；

图2A-2E绘示根据本发明一处理实施例在不同处理阶段时的基材结构剖面图；

图3显示根据本发明实施例所做的介电层相对于该些介电层的等效氧化层厚度(EOT)的NMOS驱动电流；

图4显示根据本发明实施例所做的介电层相对于该些介电层的等效氧化层厚度(EOT)的PMOS驱动电流。

具体实施方式

本发明实施例提供一种形成含硅氮层的方法。该含硅氮层可能是氮氧化硅层(SiON)，其可做为栅极介电层。包含根据本发明实施例所做出氮氧化硅层的栅极堆栈，能在N型场效晶体管(NMOS)与P型场效晶体管(PMOS)装置中具有期望的驱动电流。

将参照图1的流程图来简短描述本发明的一实施例，并且将参照第2A-2E图对本发明实施例做更进一步描述。