[发明专利]动态外围功能重映射到集成电路装置的外部输入-输出连接

权利要求书

1.一种具有动态外围功能到外部输入-输出连接重映射的集成电路装置，其包括：

多个外围功能；

多个映射寄存器；

多个驱动器；

多个接收器；

多个输入-输出外部连接，其中所述多个输入-输出外部连接中的每一者耦合到所述多个接收器中的相应接收器的输入及所述多个驱动器中的相应驱动器的输出；

多个第一多路复用器，所述多个第一多路复用器中的每一者具有耦合到所述多个接收器中的所述相应接收器的若干输入、耦合到所述多个外围功能中的相应外围功能的一输出及耦合到所述多个映射寄存器中的相应映射寄存器的一控制输入，其中所述多个映射寄存器中的所述相应映射寄存器控制所述多个接收器中的哪一个接收器耦合到所述多个外围功能中的所述相应外围功能；

多个第二多路复用器，所述多个第二多路复用器中的每一者具有耦合到所述多个外围功能中的所述相应外围功能的若干输入、耦合到所述多个驱动器中的所述相应驱动器的数据输入的一输出及耦合到所述多个映射寄存器中的所述相应映射寄存器的一控制输入，其中所述多个映射寄存器中的所述相应映射寄存器控制所述多个驱动器中的哪一个驱动器耦合到所述多个外围功能中的所述相应外围功能；及

多个第三多路复用器，所述多个第三多路复用器中的每一者具有耦合到所述多个外围功能中的所述相应外围功能的若干输入、耦合到所述多个驱动器中的所述相应驱动器的控制输入的一输出及耦合到所述多个映射寄存器中的所述相应映射寄存器的一控制输入，其中所述多个外围功能中的所述相应外围功能控制所述多个驱动器中的所述相应驱动器的特性。

2.如权利要求1所述的集成电路装置，其进一步包括耦合到所述多个输入-输出外部连接中的每一者的静电放电保护。

3.如权利要求1所述的集成电路装置，其中所述多个驱动器的所述特性选自由活动状态及不活动状态组成的群组。

4.如权利要求1所述的集成电路装置，其中所述多个驱动器的所述特性选自由开路集电极、活动上拉、活动下拉及三态组成的群组。

5.如权利要求4所述的集成电路装置，其中所述多个驱动器的所述三态特性选自由活动逻辑高、活动逻辑低及高阻抗组成的群组。

6.如权利要求1所述的集成电路装置，其中所述多个驱动器的所述特性选自由上拉电阻值、下拉电阻值、转换速率及驱动能力组成的群组。

7.如权利要求1所述的集成电路装置，其中所述集成电路装置选自由微处理器、微控制器、数字信号处理器(DSP)、可编程逻辑阵列(PLA)及专用集成电路(ASIC)组成的群组。

8.如权利要求1所述的集成电路装置，其中所述多个第一、第二及第三多路复用器包括切换矩阵电路。

9.如权利要求1所述的集成电路装置，其中所述多个映射寄存器是非易失性的。

10.如权利要求1所述的集成电路装置，其中所述多个映射寄存器是可编程的。

11.如权利要求10所述的集成电路装置，其中所述多个映射寄存器的所述编程是可锁定的。

12.如权利要求11所述的集成电路装置，其中一旦所述多个映射寄存器被锁定而无法编程，那么所述多个映射寄存器不能再次被编程。

13.如权利要求1所述的集成电路装置，其中所述多个映射寄存器包括冗余逻辑。

14.如权利要求13所述的集成电路装置，其中当所述冗余逻辑中发生数据不匹配时，所述集成电路装置重置。

15.如权利要求1所述的集成电路装置，其中所述多个外围功能多于所述多个输入-输出外部连接，所述多个外围功能中的某些外围功能耦合到所述多个输入-输出外部连接，且所述多个外围功能中的某些其它外围功能不耦合到所述多个输入-输出外部连接。