[发明专利]半绝缘外延的碳化硅及相关的宽带隙晶体管

说明书

相关申请的交叉引用

本申请基于并要求2006年6月19日提交的第60/805,139号美国 临时申请的优先权，在此将其全文内容整体引入作为参考。

技术领域

本发明一般涉及半导体器件以及制造方法，具体地说，涉及利用 了碳化硅半绝缘层的半导体器件。

发明内容

本发明的一个方面提供了一种半绝缘外延层的制造方法。该方法 包括：向衬底或在所述衬底上形成的第一外延层注入硼离子，以在所 述衬底的表面上或所述第一外延层的表面上形成注入硼的区域；以及 在所述衬底的所述注入硼的区域上或在所述第一外延层的所述注入硼 的区域上生长第二外延层，以形成半绝缘外延层。

本发明的另一方面提供了一种微电子器件。该器件包括衬底和在 衬底上形成的半绝缘碳化硅外延层。该半绝缘的碳化硅外延层包括硼 和与硼有关的D-中心缺陷。该微电子器件还包括形成在半绝缘的碳化 硅层上的第一半导体器件。该半绝缘的外延碳化硅层是这样形成的， 通过用硼离子注入所述衬底或注入形成在所述衬底上的第一外延层以 在所述衬底的表面上或所述第一外延层的表面上形成注入硼的区域， 并且通过在所述衬底的所述注入硼的区域上或在所述第一外延层的所 述注入硼的区域上生长第二外延层。

附图说明

图1为根据本发明实施方案的SiC MOSFET器件的示意性剖视图；

图2为依据本发明的实施方案在同一个SiC芯片上形成的第一半 导体器件和第二半导体器件的示意性剖视图；

图3A-3C描述了依据本发明的实施方案形成半绝缘外延层的各个 步骤，其中衬底被用作为硼源；

图4A-4D示出了依据本发明另一个实施方案形成半绝缘外延层的 各个步骤，其中形成在衬底上的外延层被用作为硼源；

图5A-5D示出了依据本发明可选实施方案形成半绝缘外延层的各 个步骤，其中形成在衬底上的外延层被用作为硼源；

图6A-6D示出了依据本发明另一个实施方案形成半绝缘(SI)外 延层的各个步骤，其中形成在衬底上的外延层被用作为硼源，并且在 外延层的表面上施加掩模材料；以及

图7A-7E示出了依据本发明又一实施方案形成半绝缘(SI)外延层 的各个步骤，其中形成在衬底上的外延层被用作为硼源，并且在注入 硼的区域上施加掩模材料。

具体实施方式

图1为根据本发明实施方案的SiC MOSFET器件的示意性剖视图。 器件10包括衬底12(例如，n⁺6H碳化硅)，在其上形成有(例如通过 外延生长)半绝缘的碳化硅外延层13。在半绝缘(SI)碳化硅外延层13 上形成p^-碳化硅层14。p^-碳化硅层14包括分级注入区17，例如n型 漂移区。

在p-碳化硅层14上形成源极/本体S和漏极D，包括例如n+源极 区的源极/本体S具有接触区域20、n+源极井21和p+本体触点22， 包括例如n+漏极区的漏极D具有接触区域15和n+漏极井16。氧化硅 层18与栅极和接触区域19一起也形成在p-碳化硅层14上。

在一个实施方案中，MOSFET器件10的所有层都是外延生长的。 在一个实施方案中，SI SiC层13通过下面段落内容中所详细描述的多 种方法中的一种形成。

图2为依据本发明的实施方案在同一个SiC芯片40上形成的第一 半导体器件44和第二半导体器件49的示意性剖视图。如图2所示， SiC芯片40包括衬底41(例如n+型衬底)和SI层42(例如外延层)。 适当地，提供可选的浅沟槽隔离(STI)43(例如为了形成器件)，以分 隔开第一半导体器件44和第二半导体器件49(例如，为了电隔离)。

在一个实施方案中，第一半导体器件44是竖直双极结晶体管 (BJT)，第二半导体器件49是竖直结型场效应晶体管(JFET)。BJT器件 44包括各种部件，例如n-型集电极45、n+型子集电极46、p-型基底 47和n+型发射极48。竖直JFET 49包括各种部件，例如源极层50。 源极层50可以为，例如n+型层。竖直JFET 49还包括可以为p+型层 的栅极区51和52以及可以为n+型层的漏极区53。在漏极区53中提 供接触点54。