[发明专利]用于电子应用的疏水性组合物

说明书

发明领域

本发明涉及一种组合物以及该组合物用于保护涂层的用途。所述组合物可用于保护电子器件结构，特别是嵌埋的在箔上烧制的陶瓷电容器，使其免于接触印刷电路板的处理化学品并用于环境保护。

发明背景

电子电路需要无源电子元件如电阻器、电容器和电感器。近来，无源电子元件的趋势是将其嵌埋或集成到有机印刷电路板(PCB)中。将电容器嵌埋在印刷电路板中的实施能够减小电路的尺寸并提高电路的性能。但是，嵌埋的电容器必须满足高可靠性要求以及其他的要求，如高产量(yield)和高性能。满足可靠性的要求包括能通过加速寿命测试。一种这样加速寿命测试是将包含嵌埋的电容器的电路置于85％相对湿度、85℃和在5伏偏压下1000小时。绝缘电阻任何明显的退化就构成了失效。

嵌埋在印刷电路板中的高电容陶瓷电容器特别能用于去耦应用。高电容陶瓷电容器可采用“箔上烧制”技术形成。箔上烧制的电容器可采用以下方法形成，在美国专利第6,317,023B1号(Felten)中公开的厚膜方法或在美国专利申请第20050011857 A1号(Borland等)中揭示的厚膜方法。

箔上烧制的厚膜陶瓷电容器可通过以下方式形成：在金属箔基片上沉积厚膜电容器介电材料层，然后在该厚膜电容器介电层上沉积铜电极材料的顶层，在铜厚膜烧制条件如900-950℃和氮气气氛中烧制10分钟的峰值时段。

电容器介电材料在烧制后应具有高介电常数(K)，以能够制造适合于去耦的小型高电容电容器。高K厚膜电容器的电介质可通过以下方式形成：将高介电常数的粉料(“功能相”)与玻璃粉混合，并将该混合物分散到厚膜丝网印刷赋形剂(vehicle)中。

在对厚膜介电材料进行烧制期间，介电材料的玻璃组分在达到峰值烧制温度之前发生软化和流动，聚结，包封功能相，最后形成整体的陶瓷/铜电极膜。

然后，将含箔的箔上烧制的电容器层叠在预浸渍介电层上，电容器元件面朝下形成内层，对金属箔进行蚀刻形成电容器的箔电极和任何相关的电路。通过常规的印刷电路板方法，可以将含内层的箔上烧制的电容器结合到多层印刷电路板中。

烧制后的陶瓷电容器层可包含一定的孔隙率，如果因处理差而受到弯曲力时，则可能维持一些微裂纹。这些孔隙率和微裂纹可能使水分渗透到陶瓷结构中，当在加速寿命测试中受到偏压和温度的作用时可能导致低的绝缘电阻和失效。

在印刷电路板的制造工艺中，含箔的箔上烧制的电容器还可能接触剥离光刻胶的苛性化学品并进行棕色或黑色氧化物处理。经常采用该处理来提高铜箔与预浸渍体的粘合。这包括使铜箔在升高温度下多次接触苛性溶液和酸溶液。这些化学品能浸蚀并部分溶解电容器的介电玻璃和掺杂剂。这种损害常导致在电介质上形成离子表面沉积物，当电容器接触湿气时这些沉积物导致低的绝缘电阻。这种退化还可能不利于电容器的加速寿命测试。

另外重要的是，包封的电容器被嵌埋后，能够在下游处理步骤如与焊料回流周期或模具上烘烤周期相关的热偏移期间保持其整体性。在结构体的任意不同界面或层本身中发生的分层和/或裂纹都可能通过提供水分渗透到组件中的路径而暗中破坏嵌埋的电容器的完整性。

需要一种能改正这些问题的方法。已经尝试了各种改进嵌埋的无源元件的方法。用于增强嵌埋的电阻器的密封剂组合物的实例可参见美国专利第6,860,000号(Felten)。包含嵌埋的电阻器的密封剂组合物的另一个实例可参见(EL0538 US NA，10/754,348)。

发明概述

公开一种组合物，该组合物包含：吸水性小于或等于2％的聚酰亚胺；任选的电绝缘的填料、消泡剂和着色剂中的一种或多种，以及一种或多种有机溶剂。该组合物的固结温度小于或等于190℃。任选地，在该组合物中可加入受阻的疏水性环氧树脂。

还揭示一种箔上烧制的陶瓷电容器，该电容器上涂覆有所公开的组合物的密封剂，该电容器嵌埋在印刷电路板或集成电路(IC)封装结构(packagestructure)中，其中所述密封剂提供对电容器的保护，使电容器嵌埋入印刷电路板之前或者之后能免于水分和印刷电路板的化学品的影响，所述嵌埋的电容器结构具有提高的能力，能够通过在85℃，85％相对湿度中于5伏DC偏压下进行的1000小时加速寿命测试。嵌埋的电容器结构还具有在热偏移期间，如通常与电路板制造过程相关的焊料回流周期中保持完整的能力。