[发明专利]流水线FFT架构和方法

权利要求书

1.一种装置，包括：

存储器；以及

具有一个或多个寄存器以及无延迟流水线的快速傅立叶变换引擎(FFTe)，所述FFTe被配置用以从主存储器接收多点输入，在所述一个或多个寄存器中的至少一个寄存器内存储所接收的输入，以及使用所述无延迟流水线对所述输入计算快速傅立叶变换(FFT)和逆快速傅立叶变换(IFFT)中的一个或两者。

2.根据权利要求1所述的装置，其中，所述流水线是无缝的。

3.根据权利要求1所述的装置，其中，所述FFTe是基-8蝶形核。

4.根据权利要求1所述的装置，其中，所述FFTe是基-4蝶形核。

5.根据权利要求1所述的装置，其中，所述FFTe具有至少64个寄存器。

6.根据权利要求5所述的装置，还包括：复数乘法器，其中所述至少64个寄存器中的56个寄存器从所述复数乘法器接收输入。

7.根据权利要求5所述的装置，其中，所述至少64个寄存器中的32个寄存器从所述主存储器接收输入。

8.根据权利要求1所述的装置，其中，所述FFTe被配置用以接收z点多点输入，其中z是512的倍数。

9.根据权利要求1所述的装置，其中，所述FFTe还被配置用以输出所计算的变换。

10.根据权利要求9所述的装置，其中，所述FFTe被配置用以在读取第一输入之后的x个循环开始写入所述输出，其中x是8加上流水线延迟。

11.根据权利要求9所述的装置，其中，所述FFTe被配置用以在读取第一输入之后的y个循环完成写入所述输出，其中y是16加上流水线延迟。

12.根据权利要求1所述的装置，其中，所述FFTe包括被配置用以读取第一组输入的第一组加法器，并且所述第一组输入在由所述第一组加法器读取之前进行位反转。

13.一种快速傅立叶变换引擎(FFTe)，配置用以：

从主存储器接收多点输入；

在一个或多个寄存器中的至少一个寄存器内存储所接收的输入；以及

使用无延迟流水线对所述输入计算快速傅立叶变换(FFT)和逆快速傅立叶变换(IFFT)中的一个或两者。

14.根据权利要求13所述的FFTe，其中：

所述FFTe还被配置用以使用无缝流水线对所述输入计算快速傅立叶变换(FFT)和逆快速傅立叶变换(IFFT)中的一个或两者。

15.根据权利要求13所述的FFTe，其中：

所述FFTe还被配置用以使用基-8蝶形核来计算快速傅立叶变换(FFT)和逆快速傅立叶变换(IFFT)中的一个或两者。

16.根据权利要求13所述的FFTe，其中：

所述FFTe还被配置用以使用基-4蝶形核来计算快速傅立叶变换(FFT)和逆快速傅立叶变换(IFFT)中的一个或两者。

17.根据权利要求13所述的FFTe，其中：

所述FFTe还被配置用以在至少64个寄存器内存储所接收的输入。

18.根据权利要求17所述的FFTe，其中：

所述FFTe还被配置用以存储来自复数乘法器的所接收的输入，其中所述至少64个寄存器中的56个寄存器从所述复数乘法器接收输入。

19.根据权利要求17所述的FFTe，其中：

所述FFTe还被配置用以在所述至少64个寄存器中的32个寄存器内存储来自所述主存储器的所接收的输入。

20.根据权利要求13所述的FFTe，其中：

所述FFTe还被配置用以接收z点多点输入，其中z是512的倍数。

21.根据权利要求13所述的FFTe，其中：

所述FFTe还被配置用以输出所计算的变换。

22.根据权利要求21所述的FFTe，其中：

所述FFTe还被配置用以在读取第一输入之后的x个循环开始写入所述输出，其中x是8加上流水线延迟。