[发明专利]Turbo编码器以及用于其的HARQ处理方法有效
申请号: | 200780017966.4 | 申请日: | 2007-05-17 |
公开(公告)号: | CN101449467A | 公开(公告)日: | 2009-06-03 |
发明(设计)人: | 林华 | 申请(专利权)人: | 日本电气株式会社 |
主分类号: | H03M13/29 | 分类号: | H03M13/29;H04L1/00;H04L1/18 |
代理公司: | 北京东方亿思知识产权代理有限责任公司 | 代理人: | 李晓冬;南 霆 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | turbo 编码器 以及 用于 harq 处理 方法 | ||
技术领域
本发明涉及Turbo编码器以及用于其的HARQ处理方法,特别涉及Turbo编码器中的HARQ(Hybrid Automatic Repeat request,混合自动重传)处理方法。
背景技术
当前,在3GPP(3rd Generation Partnership Project,第三代合作伙伴计划)中,正在推进作为第三代移动通信系统的一种方式的、W-CDMA(Wideband-Code Division Multiple Access,宽带码分多址)方式的标准化。并且,作为标准化的主题之一,规定了在下行链路中提供最大约14Mbps的传输速度的HSDPA(High Speed Downlink Packet Access,高速下行分组接入)。
HSDPA采用了自适应编码调制方式,其特点在于,例如根据基站和移动台站之间的无线环境来自适应地切换QPSK(Quadrature Phase ShiftKeying,四相相移键控)调制方式和16QAM(16 Quadrature AmplitudeModulation,16相正交幅度调制)。另外,HSDPA采用了HARQ(Hybrid Automatic Repeat reQuest)方式。
HSDPA具有以下特点:在移动台站对来自基站的接收数据检测出错误时,基站根据来自移动台站的请求而进行数据的重发,并且移动台站使用已接收的数据与重发的接收数据两者进行纠错译码。这样,在HARQ中,即使发生了错误,也通过有效地利用已接收的数据来提高纠错译码的增益,抑制重发次数。
用于HSDPA的主要的传输信道是HS-DSCH(High Speed-DownlinkShard Channel,高速下行链路共享信道)。在HS-DSCH中,数据按照每个TTI(Transmission Time Interval,传输时间间隔)作为最大一个发送块 (Transport Block)到达编码器(Coding unit)。作为HS-DSCH的编码(Coding)处理,有CRC(Cyclic Redundancy Check,循环冗余校验)添加、Turbo编码、HARQ、解调(16QAM/QPSK)等(例如,参考非专利文献1)。
如图4所示,上述现有(3GPP的标准)的Turbo码的输出装置具有两个卷积编码器[第一卷积编码器(1st constituent encoder)100以及第二卷积编码器(2nd constituent encoder)200]。这里,第一卷积编码器100以及第二卷积编码器200包括:开关101、201;运算器(加法器)102~105、202~205;以及延迟电路(D)106~108、206~208。
在一个卷积编码器(第一卷积编码器100)中,直接输入信息码序列Xk,在另一个卷积编码器(第二卷积编码器200)中输入通过交织器(Turbo Code internal interleaver,Turbo码内交织器)300对信息码序列进行交织后的序列(信息码序列X’k)。
具体而言,信息序列的编码输出是信息码序列(Systematic Bits,系统比特)Xk本身、从两个卷积编码器(第一卷积编码器100以及第二卷积编码器200)输出的冗余信息序列Zk、Z’k。对信息码序列Xk实施了交织处理的信息X’k不被输出。这是因为如下原因:在译码侧如果能译码信息码序列Xk,就能够对其实施交织处理来得到实施了交织处理的信息X’k。
尾比特是在信息序列编码结束之后用于将保持在各卷积编码器(第一卷积编码器100以及第二卷积编码器200)中的比特恢复为零的末尾比特。Turbo码的码速率(Rate)是1/3,输出顺序是X1、Z1、Z’1、X2、Z2、Z’2、…Xn、Zn、Z’n(这里,n=Turbo码的码块大小(Code BlockSize))。但是,相对于在对通常的信息序列进行编码时输出三种码的情况,在对尾比特进行编码时输出四种码。即,通过图4中虚线所示的信号线的路径,按照Xn+1、Zn+1、Xn+2、Zn+2、Xn+3、Zn+3、X’n+1、Z’n+1、X’n+2、Z’n+2、X’n+3、Z’n+3的顺序输出。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日本电气株式会社,未经日本电气株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200780017966.4/2.html,转载请声明来源钻瓜专利网。
- 上一篇:快闪存储器件及其制造方法
- 下一篇:汽缸装置、压缩机及汽缸装置的制造方法
- 同类专利
- 专利分类