[发明专利]具有多个端子的半导体器件的隔离结构

权利要求书

1.一种具有相反的第一(4)和第二(6)主要表面的半导体器件，包括：

与所述第一主要表面(4)相邻的第一导电类型的体区(32)，其中，所述体区(32)被划分为第一体区(34)和第二体区(36)，所述第一体区形成了第一区域(10)中第一晶体管器件的一部分，所述第二体区形成了第二区域(20)中第二晶体管器件的一部分；

从所述体区(32)延伸至所述第二主要表面(6)的、导电类型与所述第一导电类型相反的第二导电类型的漏区(40)；

位于所述第一主要表面(4)上的第二导电类型的多个源区(42)；

在所述第一体区域(34)和所述第二体区域(36)中延伸的多个栅极沟道(50)，所述栅极沟道(50)包括：多个绝缘栅，控制所述源区(42)通过所述体区(32)至所述漏区(40)的传导；以及

所述第一和第二体区(34、36)之间的隔离区(44)，所述隔离区(44)是以如下方式形成的：借助于将位于所述第一和所述第二体区(34、36)之间的体区(32)截断了的至少一个间隙来形成隔离区(44)，而没有在源区(42)、漏区(44)或所述第一和第二区域(10、20)之间的体区(32)中形成额外的边缘边界。

2.如权利要求1所述的半导体器件，其中，所述栅极沟道(50)从所述第一体区(34)起连续延伸穿过所述隔离区(44)直至所述第二体区(36)。

3.如权利要求1或2所述的半导体器件，其中，所述第一晶体管器件是主要FET，所述第二晶体管器件是感应FET。

4.如权利要求1、2或3所述的半导体器件，其中，所述隔离区(44)包括：沿所述第一和第二区域之间的边界延伸并从所述第一主要表面起穿过所述体区延伸至所述漏区的至少一条沟道(52)，所述沟道(52)将所述体区(32)截断，从而形成至少一个间隙。

5.如权利要求4所述的半导体器件，包括：沿所述第一和第二区域之间的边界延伸的、间距在1μm至20μm范围内的多条沟道(52)。

6.如权利要求4或5所述的半导体器件，其中，至少有8条沿所述第一和第二区域之间的边界延伸的、并排排列的沟道(52)。

7.如权利要求1、2或3所述的半导体器件，其中，所述第一和第二体区(34、36)是被向所述第一主要表面延伸以限定所述间隙的所述漏区(40)的一部分分开的。

8.如权利要求7所述的半导体器件，其中，在所述第一主要表面上，隔离区(44)的宽度在2.5μm至8μm范围内。

9.如前述权利要求中任意一项所述的半导体器件，其中，隔离区(44)可以采用位于第一主要表面上的闭环的形式，所述闭环圈住第二体区(20)，并使所述第一体区落在所述闭环(10)之外。

10.如前述权利要求中任意一项所述的半导体器件，还包括：在位于所述隔离区(44)以上的所述第一主要表面上延伸的绝缘场板(56)。

11.如权利要求10所述的半导体器件的使用，包括：对所述绝缘场板(56)施加电压。

12.一种制造具有第一和第二(10、20)晶体管区域的半导体器件的方法，包括：

在第二导电类型的漏区(40)的第一主要表面上形成第一导电类型的体区(32)，所述第二导电类型与所述第一导电类型相反，并使所述体区具有至少一个将第一和第二区域(10、20)之间的所述体区(32)截断了的间隙，从而形成隔离区(44)；

在第一和第二(10、20)晶体管区域中的第一主要表面(4)上形成第二导电类型的多个源区(42)；

形成在所述第一体区(34)和所述第二体区(36)中延伸的多个栅极沟道(50)，以及

使用多个绝缘栅来填充所述沟道，以控制所述源区(42)通过所述体区(32)至所述漏区(40)的传导；

其中，所述第一和第二体区(34、36)之间的隔离区(44)，是以如下方式形成的：借助于将位于所述第一和所述第二体区(34、36)之间的体区(32)截断了的至少一个间隙来形成隔离区(44)，而没有在源区(42)、漏区(44)或所述第一和第二区域(10、20)之间的体区(32)中形成额外的边缘边界。