[发明专利]基于区块的分支目标地址高速缓冲存储器

权利要求书

1.一种在处理器中预测分支指令的方法，其包含：

将条目存储于分支目标地址高速缓冲存储器(BTAC)中，所述BTAC条目与具有两个或两个以上指令的区块相关联，所述区块包括已被评估为被采纳的至少一个分支指令；和

在取出一群组指令后，存取所述BTAC以确定所述对应区块中的指令是否为被采纳分支指令。

2.根据权利要求1所述的方法，其中每一BTAC条目包括标签，所述标签包含所述区块中的所有指令的地址的共同位。

3.根据权利要求2所述的方法，其中存取所述BTAC包含将正被取出的所述指令的所述地址的对应位与所有BTAC条目的所述标签进行比较。

4.根据权利要求1所述的方法，其进一步包含在每一BTAC条目中存储指示符，所述指示符指示所述相关联区块内的哪个指令是被采纳分支指令。

5.根据权利要求1所述的方法，其进一步包含在每一BTAC条目中存储所述相关联区块内的被采纳分支指令的分支目标地址(BTA)。

6.根据权利要求5所述的方法，其进一步包含在存取所述BTAC之后从所述BTA取出指令。

7.根据权利要求1所述的方法，其中每一指令区块对应于指令高速缓冲存储器线。

8.一种处理器，其包含：

分支目标地址高速缓冲存储器(BTAC)，其存储多个条目，每一BTAC条目与具有两个或两个以上指令的区块相关联，所述区块包括已被评估为被采纳的至少一个分支指令；和

指令执行管线，其操作以在取出一个或一个以上指令后用经截断的指令地址索引所述BTAC。

9.根据权利要求8所述的处理器，其中每一BTAC条目包括标签，所述标签包含所述区块中的所有指令的地址的共同位。

10.根据权利要求8所述的处理器，其中每一BTAC条目包括指示符，所述指示符指示所述相关联区块内的哪个指令是被采纳分支指令。

11.根据权利要求8所述的处理器，其中每一BTAC条目包括所述相关联区块内的被采纳分支指令的分支目标地址(BTA)。

12.根据权利要求8所述的处理器，其中每一指令区块对应于指令高速缓冲存储器线。

13.一种用于在处理器中预测分支指令的处理器，其包含：

用于将条目存储于分支目标地址高速缓冲存储器(BTAC)中的装置，所述BTAC条目与具有两个或两个以上指令的区块相关联，所述区块包括已被评估为被采纳的至少一个分支指令；和

用于在取出一群组指令后存取所述BTAC以确定所述对应区块中的指令是否为被采纳分支指令的装置。

14.根据权利要求13所述的处理器，其中每一BTAC条目包括标签，所述标签包含所述区块中的所有指令的地址的共同位。

15.根据权利要求14所述的处理器，其中所述用于存取所述BTAC的装置包含用于将正被取出的所述指令的所述地址的对应位与所有BTAC条目的所述标签进行比较的装置。

16.根据权利要求13所述的处理器，其进一步包含用于在每一BTAC条目中存储指示符的装置，所述指示符指示所述相关联区块内的哪个指令是被采纳分支指令。

17.根据权利要求13所述的处理器，其进一步包含用于在每一BTAC条目中存储所述相关联区块内的被采纳分支指令的分支目标地址(BTA)的装置。

18.根据权利要求17所述的处理器，其进一步包含用于在存取所述BTAC之后从所述BTA取出指令的装置。

19.根据权利要求13所述的处理器，其中每一指令区块对应于指令高速缓冲存储器线。