[发明专利]具有高热导率的半导体晶片

说明书

技术领域

本发明一般涉及一种半导体晶片及其制造方法。更具体地，本发明涉及一种半导体晶片，其具有改善的热导率特性，当用作高速处理器器件的衬底时提供优势。

背景技术

在半导体产业内，总的按比例缩放趋势已经通过增加晶体管密度和处理器器件上的操作频率而增加硅功率密度。然而，从设计和工艺改进获得的功率减小不足以补偿伴随增加的功率密度的较高操作温度。而且，在较高操作温度下，半导体的电性能和可靠性明显地退化，降低了半导体处理器的速度和寿命。同样地，降低跨过该结构的半导体结温日益重要，特别是避免在较高功率密度下运行的区域中的局部热斑。

目前，大多数高性能处理器器件制造在薄(约2-4μm)的、轻掺杂(约1×10¹⁵-1×10¹⁶载流子/cm³)的外延硅层上，该外延硅层生长在重掺杂(约10¹⁹载流子/cm³)的硅衬底晶片之上，其中优选硼作为掺杂剂。这种类型的晶片通常称作P/P++外延晶片或P/P+外延晶片。诸如这些的外延硅层典型地通过化学气相沉积工艺生长，其中在气态的硅化合物从该晶片表面经过的同时加热衬底以发生热解或分解。

在器件层之下的重掺杂硅衬底旨在提供保护，以免遭受多种常见的器件失效机理，例如器件闩锁失效、与扩散泄漏电流有关的失效或一些与辐射效应有关的失效。例如，闩锁失效指的是一种在寄生结处导致完全短路的电子聚集现象，但是可以使用特别是关键掺杂设计来避免闩锁失效。因此，在重掺杂硅衬底上的轻掺杂器件层的设置提供理想的闩锁和低扩散电流特性。

使用重掺杂硅衬底的一个缺点是其与轻掺杂器件层相比的差的导热性；据报导，轻掺杂硅的热导率比重掺杂硅的热导率高约20％，且可能更高。例如参见P.Komarov et al.，Transient Thermo-ReflectanceMeasurements of the Thermal Conductivity and Interface Resistance ofMetallized Natural and Isotopically-Pure Silicon，34 MicroelectronicsJournal No.12，1115-1118页(2003)。热导率的差异是显著的，这是因为在薄器件层中产生的热量的大部分借由通过硅衬底的散逸而传递到周围环境，且较小的热导率倾向于降低效率和可靠性。

为了改善从器件层的排热，以前的努力集中在改善使用期间从硅衬底背面经由封装(packaging)向外界的热传递特性。虽然封装材料的设计和热沉已经降低了在该界面处的热阻以保持较低的芯片温度，这种努力没有解决器件层中在热斑处的局部加热的问题。

当重掺杂衬底与轻掺杂器件层集成时，另一个普遍遇到的问题是背面自动掺杂，即，掺杂剂原子从衬底的背部或侧面向器件层中的移动。限制这种效应的一个常规手段是在高掺杂衬底上形成背面氧化密封。然而，在双面抛光的晶片的情况下，该氧化密封不能集成到外延硅结构中。

当将具有轻掺杂外延层的重掺杂衬底用于其中希望有背面照明技术的CMOS图像传感器应用中时，还提出了挑战。当前，商业可用的图像传感器是从器件侧照明的。对于典型的器件侧照明的应用，CMOS图像传感器硅晶片包括被掺杂到P+或P++浓度的衬底以及被掺杂到P浓度的外延层。器件侧照明的公知应用不能满足按比例缩放趋势和在这种应用中的目标，其包括通过先进的金属互连而减小了象素尺寸且提高了电路的功能性。相信背面照明可以实现这些目标，同时还提高器件的填充因数和量子效率。这些条件被用作测量实际上能够照明图像传感器的光能的净额的不同方式。填充因数，其指的是图像传感器的能够暴露于光的百分比或部分，在传统的器件侧照明器件中，由于日益复杂的金属化层和膜以及先进的器件形貌而被降低了。随着填充因数的降低，衡量投射光能够产生活性电子载流子的效率如何的量子效率也降低了。