[发明专利]提供远程预取缓冲器的系统和方法

说明书

技术领域

本发明总的涉及计算机存储器，更具体地，涉及提供远程预取缓冲器的系统和方法。 

背景技术

一般地，如今的高性能计算主存储器系统包括经由一个或多个存储器控制元件与一个或多个处理器连接的一个或多个动态随机存取存储器(DRAM)设备。总体计算机系统性能受到计算机结构的每个主要元素的影响，所述主要元素包括：处理器的性能/结构、任意高速缓存、输入/输出(I/O)子系统、存储器控制功能的效率、主存储设备、以及存储器互连接口的类型和结构。 

由发展中的行业对大范围的研究和开发成果进行投资，以通过改善存储系统/子系统的设计和/或结构来创建用以最大化总体系统性能和密度的改进的和/或创新的解决方案。除了提供附加功能、增加性能、增加存储、低操作成本等之外，由于客户期望新计算机系统在平均故障间隔时间(MTBF)方面也能够明显超过现有系统，所以高可用性系统提出了与总体系统可靠性相关的进一步挑战。其它常见的客户需求进一步加剧了存储系统设计的挑战，并且包括例如容易升级和降低系统环境影响(例如，空间、功率和制冷)的这些项目。 

图1涉及与本申请共同转让的Dell等人的美国专利序号5,513,135，并示出一种早期的同步存储器模块。在图1中所示的存储器模块是双列直插存储模块(DIMM)。该模块包括同步DRAM 8、缓冲器设备12、优化的引脚分配、互连以及便于高性能操作的电容解耦方法。本专利还说明了通过使用例如锁相环(PLL)的设备在该模块上使用时钟再驱动。 

图2涉及与本申请共同转让的Dell等人的美国专利号6,173,382，并示出计算机系统10，其包括经由总线40与存储控制器14直接(即点对点)连接的同步存储器模块20，以及还包括逻辑电路24(例如专用集成电路或“ASIC”)，其用于缓存、寄存或作用于从存储控制器14接收的地址、数据和控制信息。存储器模块20可被编程，以作为存储器初始化处理的一部分或在正常运行期间通过独立总线(例如内部集成电路(I2C)控制总线)以多个可选或可编程模式运行。当在应用中需要利用与存储控制器直接连接的多个单存储器模块时，本专利注意到可通过使用场效应晶体管(FET)开关从总线使模块电分离的方式最小化所得到的短线(stub)。 

与美国专利号5,513,135相比，专利号6,173,382进一步示出将所有定义的功能(地址、命令、数据、存在检测等)集成到单设备中的能力。功能的集成是能够通过技术改善实现的公知工业实践，并且在这种情况下，能够使得附加模块具有密集性和/或功能性。 

来自与本申请共同转让的Grundon等人的美国专利号6,510,100的图3示出存储器系统10的简图和说明，该系统在传统的多分支短线总线上包括多达4个带寄存器的DIMM40。该子系统包括：存储控制器20、外部时钟缓冲器30、带寄存器的DIMM40、地址总线50、控制总线60和数据总线70，在地址总线50和数据总线70上具有端接器95。尽管在图3中仅示出单存储器信道，但是通过这些模块生成的系统通常包括来自存储控制器的多个离散存储器信道，通过单独地(当通过模块设置单信道时)或并行地(当通过模块设置两个或更多个信道时)操作每个存储器信道，以实现期望的系统功能和/或性能。 

来自Bonella等人的美国专利号6,587,912的图4示出同步存储器模块210和系统结构，其中数据处理中心设备(repeater hub)320包括经由总线321和322对于本地存储器设备301和302的地址、命令和数据的本地再驱动；本地时钟的生成(如在其它附图和专利文本中所述)；以及经由总线300对于系统中的下一个模块或组件的适当存储器接口信号的再驱 动。