[发明专利]减少编程干扰的影响

权利要求书

1.一种编程非易失性存储器的方法，其包含：

使用第一组目标电平将第一组非易失性存储元件的每一个非易失性存储元件编 程到多个数据状态的一者，所述第一组非易失性存储元件连接到字线，所述字线与 用于控制源极选择栅极的选择线相邻接；及

使用第二组目标电平将第二组非易失性存储元件的每一个非易失性存储元件编 程到所述多个数据状态的一者，所述第一组目标电平中的至少一个目标电平低于所 述第二组目标电平的对应目标电平，在编程到同一数据状态时使用所述第一组目标 电平的所述至少一个目标电平和所述第二组目标电平的所述对应目标电平，所述第 二组非易失性存储元件连接到其他字线，所述其他字线与所述用于控制源极选择栅 极的选择线不邻接，其中所述第一组目标电平和所述第二组目标电平的所述目标电 平是在编程过程期间使用的比较点以决定存储器单元已何时完成编程。

2.根据权利要求1所述的方法，其中：

执行所述非易失性存储元件的所述编程使得在完成所述编程过程后所述第一组 非易失性存储元件对所述特定数据状态的阈值电压分布在所述第二组非易失性存 储元件对所述特定数据状态的对应阈值电压分布内。

3.根据权利要求1所述的方法，其中：

所述第一组非易失性存储元件在所述第二组组非易失性存储元件之前编程。

4.根据权利要求1所述的方法，其中所述编程所述第一组非易失性存储元件包含：

对第一数据页使用所述第一组目标电平来编程所述第一组非易失性存储元件；及

对第二数据页使用一不同组目标电平来编程所述第一组非易失性存储元件。

5.根据权利要求1所述的方法，其进一步包含：

使用第一组读取比较值读取所述第一组非易失性存储元件；及

使用所述第一组读取比较值读取所述第二非易失性存储元件。

6.根据权利要求1所述的方法，其中：

所述第一组非易失性存储元件及所述第二组非易失性存储元件与一组位线连通， 所述组位线与第一块相关联；

所述第二组非易失性存储元件及所述第一组非易失性存储元件为所述第一块中 的多状态NAND快闪存储器装置；

所述编程过程包括编程所述第一块。

7.根据权利要求1所述的方法，其中：

所述第二组非易失性存储元件及所述第一组非易失性存储元件为快闪存储器装 置。

8.根据权利要求1所述的方法，其中：

所述第二组非易失性存储元件及所述第一组非易失性存储元件为多状态快闪存 储器装置。

9.根据权利要求8所述的方法，其中：

所述第二组非易失性存储元件及所述第一组非易失性存储元件为多状态NAND 快闪存储器装置。

10.根据权利要求1所述的方法，其中：

所有所述第一组目标电平低于所述第二组目标电平中的对应目标电平。