[发明专利]双倍数据率接口

权利要求书

1.一种用于双倍数据率接口的电子电路，所述双倍数据率接口配置 在处理器和随机存取存储器之间，所述电子电路包括：延迟线(51)， 所述延迟线包括延迟产生装置，用于在来自随机存取存储器的第一数据 选通信号(DQS)中产生第一延迟，以及在来自随机存取存储器的第二数 据选通信号(非(DQS))产生第二延迟，其中所述第一和第二数据选通 信号彼此互补，所述延迟线配置用于使得所述各个数据选通信号中的各 个延迟等于建立时间和数据总线上升时间之和。

2.根据权利要求1所述的电子电路，其中所述延迟线包括延迟锁相 环。

3.根据权利要求2所述的电子电路，其中所述延迟锁相环配置用于 由所述处理器的时钟信号(CLK)控制。

4.根据权利要求2或3所述的电子电路，其中所述延迟锁相环还包 括微调延迟。

5.根据权利要求4所述的电子电路，其中所述延迟锁相环配置用于 接收时钟基准信号，并且

所述微调延迟包括由多个可变延迟元件形成的环形振荡器，用于产 生环形振荡器信号；第一分频器，用于分频环形振荡器信号；第二分频 器，用于分频时钟基准信号；以及用于对第一和第二分频器进行编程以 改变它们之间比例的装置，以便决定由所述延迟锁相环提供的所要求的 延迟。

6.根据权利要求5所述的电子电路，配置用于使得所述环形振荡器 的延迟周期包括所述时钟基准信号的周期的一部分，其中所述部分由所 述第一分频器和第二分频器的比例确定。

7.根据权利要求5所述的电子电路，其中还包括从属延迟线，在从 属延迟线内复制每个延迟元件的时间值。

8.根据权利要求7所述的电子电路，其中所述振荡器中的延迟线和 各个从属延迟线可以包括多组单独的可变延迟元件，使得在振荡器和从 属延迟线中实现的延迟具有整数比的时间值关系。

9.根据权利要求7所述的电子电路，其中所述从属延迟线包括缓冲 器。

10.根据权利要求5所述的电子电路，包括环形振荡器内的缓冲器 (69)。

11.根据权利要求10所述的电子电路，其中所述缓冲器配置用于补 偿驱动快速时钟沿所要求的额外延迟。

12.一种双倍数据率接口，设置在处理器和随机存取存储器之间， 所述双倍数据率接口包括根据权利要求1-11中任何一项所述的电子电 路。

13.一种在处理器和随机存取存储器之间双倍数据率传输的方法， 延迟线在来自所述随机存取存储器的第一数据选通信号(DQS)中产生第 一延迟以及在来自随机存取存储器的第二数据选通信号(非(DQS))中 产生第二延迟，其中所述第一和第二数据选通信号彼此互补，所述方法 包括将各个数据选通信号(DQS，非(DQS))单独地延迟等于建立时间 和数据总线上升时间之和的周期的步骤。

14.根据权利要求13所述的方法，包括在延迟线的延迟锁相环中产 生延迟的步骤。

15.根据权利要求14所述的方法，包括通过处理器的时钟信号控制 所述延迟锁相环。

16.根据权利要求14所述的方法，包括控制所述延迟锁相环的延迟 周期，所述延迟锁相环配置用于接收时钟基准信号，并且包括环形振荡 器，所述环形振荡器具有多个可变延迟元件，用于产生环形振荡器信号， 所述方法包括以下步骤：以第一值对所述环形振荡器信号进行分频；以 第二值对所述时钟基准信号进行分频；以及改变所述第一和第二值的比 例以便控制由延迟锁相环提供的所述延迟周期。

17.根据权利要求16所述的方法，包括以下步骤：在从属延迟线内 复制每个延迟元件的时间值。

18.一种处理器，所述处理器包括根据权利要求12所述的双倍数据 率接口。

19.根据权利要求18所述的处理器，其中所述双倍数据率接口包括 数据总线。