[发明专利]层叠结构及使用其的电路用电极

说明书

技术领域

本发明涉及层叠透明导电薄膜和钼金属薄膜的层叠结构及使用其的电路用电极，特别是涉及含有氧化铟的各种透明薄膜，还有氧化铟-氧化锡(ITO)薄膜和钼金属薄膜的层叠结构及使用其的电路用电极。

背景技术

层叠ITO薄膜和钼薄膜的薄膜是作为液晶显示器等的电路的一部分而使用的。但是，公知有在ITO薄膜上形成钼薄膜时，在各个成膜的薄膜发生内部应力，而引起薄膜的剥落和断线。该内部应力被分为2种，分别为拉伸应力和压缩应力。在此，所谓拉伸应力是成膜面凹陷时薄膜上发生的应力，所谓压缩应力是成膜面凸起时薄膜上发生的应力。ITO通常受到压缩应力，金属薄膜、特别是钼金属薄膜受拉伸应力。在该状态下层叠时，由于各应力的种类(压缩和拉伸)不同其差变大，因此在界面上发生更大的应变，最终引起薄膜的剥落和断线。

如此，ITO薄膜和钼薄膜间的密着性弱，龟裂、断线发生。另外，由于ITO膜厚，因此蚀刻后反锥度发生。还有，形成无定形ITO(a-ITO)膜时，蚀刻后，通过后烘热(postbake)工序或CVD法进行的SiNx制膜工序中的加热，a-ITO多晶化(多晶化)，成为多晶ITO(p-ITO)，与钼膜的紧贴性恶化，因此龟裂、断线发生。由于这样的龟裂、断线，增加了制品的缺陷，有生产的成品率低下的问题(专利文献1)。

对于该课题，为了防止龟裂、断线，公开了组合复杂工序而形成多层膜的方法，由于工序数增加有成品率降低这样的难点(专利文献2)。

例如，在多晶ITO(p-ITO)法中，用真空溅射装置将p-ITO成膜后，蚀刻该ITO膜，进一步在其上用真空溅射装置将钼成膜后，蚀刻该钼膜而制造层叠体。该方法由于要反复进行2次成膜工序和溅射工序，因此变得复杂而生产性降低。

为此，要求一种能够防止由于ITO薄膜和钼薄膜间的应力而产生的龟裂、断线，同时，能够简化成膜工序和溅射工序的层叠膜的形成技术。

专利文献1：特开平10-253992号公报

专利文献2：特开2005-62889号公报

发明内容

本发明鉴于上述课题，其目的在于提供一种有助于减少布线材料间的龟裂、断线带来的制品缺陷、使生产的成品率提高的层叠结构。

本发明还有的其他的目的是提供一种具备所述层叠结构的电路用电极。

本发明还有的其他的目的是提供一种具备所述层叠结构或所述电路用电极的电子设备。

本发明者们为了解决这样的课题进行锐意研究的结果是发现透明导电膜的膜厚在35nm以下时，透明导电薄膜及钼金属薄膜的紧贴性提高。因此，能够同时实现防止龟裂、断线和通过工序简化而使成品率提高，从而完成本发明。

根据本发明，提供了以下的层叠结构。

1、一种层叠结构，其由透明导电薄膜及钼金属薄膜构成，其中，所述透明导电薄膜的膜厚为35nm以下。

2、根据1所述的层叠结构，其中，所述透明导电薄膜为含有氧化铟和氧化锡的薄膜。

3、根据1所述的层叠结构，其中，所述透明导电薄膜为含有氧化铟、氧化锡和氧化锌的薄膜。

4、根据1所述的层叠结构，其中，所述透明导电薄膜为含有氧化铟和稀土类元素的氧化物的薄膜。

5、根据1～4中任一项所述的层叠结构，其中，所述透明导电薄膜的锥形角低于90°。

6、一种电路用电极，其含有1～5中任一项所述的层叠结构。

7、一种电子设备，作为其至少一部分具备包括1～5任一项所述的层叠结构或6所述的电路用电极的电路。

根据本发明能够提供一种有助于减少布线材料间的龟裂、断线带来的制品缺陷、使生产的成品率提高的层叠结构。

根据本发明，能够提供一种具备所述层叠结构的电路用电极。

根据本发明，能够提供一种具备所述层叠结构或所述电路用电极的电子设备。

附图说明

图1(a)是表示ITO膜的锥形角θ在90°以上的情况的成膜状态，(b)是表示ITO膜的锥形角θ低于90°的情况的成膜状态的模式图。

图2(a)是表示ITO膜的膜厚厚的部分的电子射线衍射图，(b)是表示ITO膜的膜厚薄的部分的电子射线衍射图。

具体实施方式