[发明专利]成膜方法和基板处理装置

说明书

技术领域

本发明涉及在半导体晶片、FPD(Flat Panel Display：平板显示器)基板等被处理基板上，形成规定的膜的成膜的方法和基板处理装置。

背景技术

在CMOS晶体管等半导体器件中，具有配线层和基板、配线层和配线层等的连接结构。具体而言，例如图17所示，在Si基板(Si晶片)的p/n杂质扩散层(扩散层)10和第一配线之间形成有接触孔20，在第一配线和第二配线之间形成有通孔(via hole)30。在这样的接触孔20和通孔30上埋入有钨、铜等金属，Si基板和配线层电连接。近年来，在埋入该金属之前，在接触孔20和通孔30上进行Ti/TiN叠层膜等的阻挡层的成膜，形成阻挡层22、32。

现在，在这样的Ti膜-TiN膜的形成中，能够使用物理蒸镀(PVD)法。但是，在半导体器件的微细化和高集成化不断发展的现今，接触孔、通孔的纵横比(aspect ratio)(口径和深度的比)变得极大。因此，在阻挡层的形成中常采用阶梯覆盖性好的化学蒸镀(CVD)法。

为了使扩散层10和接触孔20内的金属的接触电阻下降，优选例如在阻挡层22和扩散层10之间插入TiSi_x膜(硅化钛膜)等的合金层12，通过调节阻挡层22和扩散层10的界面的功函数，降低基于该功函数的肖特基势垒。

在这样的TiSi_x膜的形成中例如能够使用等离子体CVD法。在该方法中，在使用TiCl₄作为原料气体，同时使用H₂气体等作为还原气体，以温度650℃左右进行Ti膜的成膜，同时其一部分与Si基板反应，形成自调整(self-aligning)的合金层12。

另外也提出了分割为多个工序，对规定的膜厚的Ti膜进行成膜的方法。例如，在下述专利文献1中，公开了作为这样的分割成膜方法的等离子体SFD(Sequential Flow Deposition：连续流沉积)。根据该处理方法，即使在例如450℃以下的低温下进行成膜，也能够防止Ti膜的剥离，结果能够形成良好膜质的Ti膜。

专利文献1：日本特开2004-232080号公报

发明内容

但是，近年来，主要以半导体器件的高速化为目的，成膜温度的低温化的要求变高。因此，在接触孔的阻挡层形成中也优选将被处理基板维持在低温(例如450℃以下)。但是，当使用现有的等离子体CVD法在低温下形成Ti膜时，Cl在Ti膜中大量残留。结果存在Ti膜的电阻值上升的问题。

关于该点，根据等离子体SFD处理的Ti膜形成处理，即使在低温下Cl残留也极少，能够形成优质的Ti膜。但是，在例如650℃以上的高温下实施该等离子体SFD处理而形成的Ti膜，能够与Si基板反应、良好地进行硅化物化，能够形成良好的TiSi_x膜，与此相对，存在在例如450℃以下的低温下实施该等离子体SFD处理而形成的Ti膜，难以硅化物化，难以形成良好的TiSi_x膜的问题。

因此，本发明是鉴于上述问题提出的，其目的在于提供一种成膜方法，即使在低温下，也能够高效地形成包括优质的Ti膜的阻挡层，而且在该Ti膜与基底的界面区域上，能够形成自调整的TiSi_x膜。

为了解决上述问题，根据本发明的一个观点，提供一种成膜方法，是在处理室内，在被处理基板上形成钛膜或钛化合物膜的成膜方法，其特征在于，具有：在上述被处理基板上形成硅化钛膜的硅化钛膜形成工序；和在上述硅化钛膜上形成钛膜的钛膜形成工序，在上述硅化钛膜形成工序中，多次重复下述工序：向上述处理室内导入钛化合物气体，使上述钛化合物气体吸附于上述被处理基板的表面的第一工序；停止向上述处理室导入上述钛化合物气体，除去残留在上述处理室内的上述钛化合物气体的第二工序；和向上述处理室导入氢气，并在上述处理室内形成等离子体，对吸附于上述被处理基板的含硅表面的上述钛化合物气体进行还原，同时使其与上述含硅表面的硅反应，形成硅化钛膜的第三工序，在上述钛膜形成工序中，多次重复下述工序：将上述钛化合物气体和上述氢气导入上述处理室，并在上述处理室内生成等离子体，在上述被处理基板上形成钛膜的第四工序；和维持上述等离子体，并停止向上述处理室导入上述钛化合物气体，对上述钛膜进行等离子体退火的第五工序。