[实用新型]一种用于三分量感应测井的数据采集电路

说明书

技术领域

本实用新型涉及一种三分量感应测井的数据采集电路。

背景技术

传统的感应测井采用的线圈系都是轴线与井轴平行的，测量的电阻率只是水平分量，很容易低估低电阻率和低对比的砂泥岩产层，甚至导致将砂泥岩交互层当作泥岩层而将产层漏掉。而三分量感应测井是在X、Y、Z三个方向分别布局发射和接收线圈，使用三对发射-接收线圈对，用于识别地层的三维特性。基于一维电阻率的测量，传统感应测井的数据采集电路大多采用采样速度较低、通道较少的压/频转换电路实现。随着测井技术的发展，需要对三分量感应测井信号进行高速、准确的采集，才能实现测井解释的准确性，因此传统的感应测井数据采集电路已经不能满足三分量感应测井的要求。

实用新型内容

本实用新型的目的在于提供一种电路结构简单，能够实现高速、准确采集三分量感应测井数据的电路。

实现本实用新型目的的技术方案：

一种用于三分量感应测井的数据采集电路，包括DSP芯片U1、CPLD芯片U2、模/数转换电路U3、时钟电路U11、时钟电路U22，其特征在于：反映地层的三分量感应信号X、Y、Z分别接模/数转换电路U3的输入管脚V1A、V2A、V3A，而模/数转换电路U3的另一输入通道V1B、V2B、V3B、V4B与模/数转换电路U3的引脚AGND1和AGND2相连后接模拟地；模/数转换电路U3的引脚CS、DATAC、DATA、BUSY、R/C、A1、A0与CPLD芯片U2的I/O引脚40、41、43、44、45、46、48相连；CPLD芯片U2的I/O引脚65、66、67、68、69、70分别与DSP芯片U1的引脚XF0、XF1、TCLK0、CLKR0、FSR0、DR0相连；时钟电路U11和时钟电路U22的引脚2分别接模拟地，时钟电路U11和时钟电路U22的引脚4分别接电源+3.3V，时钟电路U11和时钟电路U22的引脚3分别接DSP芯片U1的引脚EXTCLK和CPLD芯片U2的引脚9；模/数转换电路U3的引脚7和引脚8分别与胆电容C31、C32的正端相连，胆电容C31、C32的负端与模拟地相连；模/数转换电路U3的引脚11、CPLD芯片U2的引脚VCINT分别与电源+5V相连；DSP芯片U1的引脚DVDD、CPLD芯片U2的引脚VCCIO分别与电源+3.3V相连；DSP芯片U1的引脚CVDD与电源+1.8V相连；模/数转换电路U3的引脚24接模拟电源+5V；DSP芯片U1的引脚XIN、VSS和CPLD芯片U2的引脚GND以及模/数转换电路U3的引脚EXT/INT、PWRD、WR1、WR2、DGND分别与数字地相连。

以上所述的DSP芯片U1选用TMS320VC33型芯片，CPLD芯片U2选用XC95108型芯片，模/数转换电路U3选用AD974芯片，时钟电路U11、时钟电路U22分别采用频率为11.0592MHz、8MHz的一体化晶振。