[实用新型]一种低压电源电路

说明书

技术领域

本实用新型涉及电源电路，特别涉及针对芯片的低压电源电路。

背景技术

目前许多集成度较高的芯片，其电源部分朝着低电压、大电流的方向发展。有的芯片需要的内核电压极低，达不到大部分电源芯片的电压输出门限，比如Altera公司的一款FPGA，正常工作时内核电压需要为+1.2V±0.05V，而大部分电源芯片的内部电压基准为1.25V，最低输出电压也为1.25V，因此用一般的电源芯片做的电源设计，只能是用电源芯片产生的电压下限满足FPGA芯片要求电压的上限，如果使用电源输出的最低电压1.25V直接给FPGA的内核供电，将会导致电路的不可靠。

许多电源芯片厂家针对这种需求已经生产出一些可以产生较低的输出电压的电源芯片，功能上可以完全满足上述需要。目前的电源芯片的内部电压基准采用的是较低的电压，例如1.1V的电压，直接输出以产生一较低的输出电压。但是，这些低电压器件的价格较高，不能满足低成本的设计要求。

实用新型内容

为了解决上述问题，本实用新型提供了一种低压电源电路，包括低压差线性稳压器LDO芯片和滤波电容，还包括：PNP三极管，

所述滤波电容的一端与所述PNP三极管的射极连接，并连接到所述LDO芯片的输出端，

另一端与所述PNP三极管的基极限流电阻连接并接地，

所述PNP三极管的集电极与外部芯片连接。

所述LDO芯片包括：IN端、OUT端和GND端，

所述IN端与外部供电网络连接，

所述GND端接地，

所述OUT端为输出端。

所述低压电源电路还包括限流电阻，所述限流电阻一端与所述PNP三极管的基极相连，另一端接地。

所述LDO芯片的输出电压可调，还包括ADJ端，

还包括一个分压电路，

所述分压电路包括两个串联电阻R1和R2，R1和R2串联后与所述滤波电容并联，

所述LDO芯片的ADJ端连接在所述R1和R2之间。

与现有技术相比，本实用新型具有以下有益效果：本实用新型在常用电源芯片的电路设计基础上，增加简单的外围器件来实现低电压输出，满足了低成本的设计要求。

附图说明

图1为本实用新型第一实施例原理框图；

图2为本实用新型第二实施例原理框图；

图3为本实用新型第三实施例原理框图。

具体实施方式

本实用新型是利用三极管导通后，射极和集电极之间存在的压差，将低压差线性稳压器(low dropout regulator，LDO)芯片的输出电压降到一个满足芯片需要的电压范围之内，从而实现满足低电压供电的一种设计。

下面结合附图对本实用新型的具体实施方式做进一步详细说明。

<第一实施例>

如图1所示，图1为本实用新型第一实施例原理框图。

图中包括：LDO芯片U1、滤波电路以及降压电路。

滤波电路包括一个滤波电容C1，降压电路包括一个PNP型三极管VT1。LDO芯片U1包括：IN端、OUT端、GND端。

滤波电路与降压电路并联，二者组成的并联电路的一端与U1的输出端OUT端连接，另一端接地。

U1的GND端接地。

三极管VT1采用硅管。V_IN是从供电网络输入到LDO的电压，V_OUT是输出的电压，用于给外部芯片供电。

电路的工作原理为：当供电电压V_IN输入到LDO后，LDO输出一个电压值。滤波电容C1对LDO输出的电压进行滤波，滤波后的电压输出到PNP型三极管的射极。由于三极管的基极接地，因此三极管导通，在集电极和射极之间产生压降，使得电路的输出电压V_OUT下降到外部芯片电压允许的范围内。

在LDO输出的电压固定的情况下，可以根据LDO输出电压与外部芯片电压的差值来确定三极管的集电极和射极之间产生的压降，根据这个压降来选择所需的三极管。

或者，如果已知三极管的集电极和射极之间的压降，那么也可以根据该压降与外部芯片所需电压之和来确定所需的LDO芯片的输出电压，根据该输出电压来选择所需的LDO芯片。

<第二实施例>

如图2所示，图2为本实用新型第二实施例原理框图。

本实施例在第一实施例的基础上，用输出电压可调的LDO芯片代替第一实施例中输出电压固定的LDO芯片。输出电压可调的LDO芯片与输出电压固定的LDO芯片相比，进一步包括一个ADJ端。