[实用新型]封装基板的图案化接地垫

说明书

技术领域

本实用新型有关一种封装基板的图案化接地垫。

背景技术

在电子构装中，集成电路晶粒封装体120(IC chip package)利用复数个针脚130(pins)与印刷电路板110电性连接，如图1A所示。印刷电路板110上除了有金属接点(图上未示)与针脚130电接外，印刷电路板110上设计有接地垫112(ground pad)利用金属锡140与集成电路晶粒封装体120电性连接供接地使用。

请参照图1B与图1C，现有的接地垫112多设计成方形，然而，当接地垫112无法漏锡(Mission)或集成电路晶粒封装体120的重量过轻时，过多的锡140在高温熔化时会像水珠一样聚集并因表面张力凸起将集成电路晶粒封装体120顶高，容易造成集成电路晶粒封装体120的针脚130断裂离开印刷电路板110表面或自集成电路晶粒封装体120断落，造成表面黏着的不良率(defect)提高。

实用新型内容

为了解决上述问题，本实用新型目的之一是提供一种封装基板的图案化接地垫，将接地垫的形状图案化用以降低锡的表面张力减少集成电路晶粒封装体被顶起造成针脚毁损。

为了达到上述目的，本实用新型一实施例的一种图案化接地垫，其中此图案化接地垫，设置于一基板的一芯片承载区上用以利用一导电材料与芯片承载区上的一集成电路晶粒封装体电性连接；且图案化接地垫内接于一矩形的至少两边；以及图案化接地垫的面积小于矩形的面积。

附图说明

图1A与图1B所示为现有集成电路晶粒封装体组装于印刷电路板的示意图。

图1C所示为现有印刷电路板上接地垫的示意图。

图2A所示为根据本实用新型一实施例的侧面剖视示意图。

图2B所示为根据本实用新型一实施例的俯视示意图。

图2C、图2D、图2E、图2F与图2G所示为根据本实用新型不同实施例封装基板上图案化接地垫的示意图。

附图标号：

10基板

12图案化接地垫

12’矩形

14导电接点

20集成电路晶粒封装体

30导电针脚

40导电材料

110印刷电路板

112接地垫

120集成电路晶粒封装体

130针脚

140锡

具体实施方式

图2A与图2B所示为本实用新型一实施例封装基板的示意图且图2A为图2B的AA剖线的剖面示意图。在本实施例中，封装基板包括一基板10，此基板10上设置有一芯片承载区域(图上未标)用于固定设置一集成电路晶粒封装体20(IC chip package)于其上。集成电路晶粒封装体20具有复数个导电针脚30。基板10上设置有复数个导电接点14，如金属焊垫，环绕芯片承载区用以与集成电路晶粒封装体20的导电针脚30电性连接。

接续上述说明，如图2A所示，至少一图案化接地垫12设置于芯片承载区的基板10上且至少一导电材料40，如金属锡，设置于此图案化接地垫12上并与集成电路晶粒封装体20电性连接。

请参照图2B，在本实施例中，此图案化接地垫12设计成一十字形。图案化接地垫12内接于一矩形12’的至少两边且图案化接地垫12的面积小于矩形12’的面积。在本实施例中，矩形12’为一正方形。

由于图案化接地垫12的图形设计，当锡于高温熔化时，液态的金属锡会向十字形四方流去，并不容易因表面张力集中形成水珠状隆起，故不会顶起集成电路晶粒封装体20造成损坏。在本实用新型中，基板10可为一印刷电路板并具有电路于其内。而图案化接地垫12的材质为金属且其形状并不限于十字形。

请参照图2C，在本实施例中，图案化接地垫12的形状由复数个小方块叠置组合而成。图案化接地垫12的形状亦可为由复数个长条组合而成，如H形，如图2D所示，或U形，如图2E所示。然而本实用新型并不限于此，图案化接地垫12的形状亦可由复数个不规则形状组合而成。在一实施例中，图案化接地垫12亦可为一马蹄形，如图2F所示。在一实施例中，图案化接地垫12亦可为一海岛形，如图2G所示。在本实用新型中，图案化接地垫12的面积小于矩形12’的面积。为了考虑接地效果，图案化接地垫12的面积约为矩形12’面积的百分之三十至百分之八十。