[实用新型]芯片防静电保护电路

说明书

技术领域

本发明涉及半导体集成电路，特别涉及一种芯片防静电保护电路。

背景技术

随着半导体芯片的运用越来越广泛，运用范围和领域越来越大，所涉及到的静电损伤也越来越多。通常穿尼龙制品的人体静电可能达到21,000V的高压，750V左右的放电可以产生可见火花，而仅10V左右的电压就可能毁坏没有静电保护(electrostatic discharge，ESD)的芯片，现在已经有很多种防静电保护设计和应用，通常有栅接地的N型场效应晶体管(Gate Grounded NMOS，GGNMOS)保护电路、二极管保护电路、可控硅(Silicon Controlled Rectifier，SCR)电路等等。栅接地的N型场效应晶体管(Gate Grounded NMOS，GGNMOS)保护电路如图1所示，它实现防静电损伤的工作过程是：首先是静电使此晶体管的漏极电压不断上升，当漏极电压上升到结的击穿电压(Breakdown Voltag)时，漏极将产生一个较大的击穿电流，此电流流向衬底，从而在电流通路上形成一定的压降，当压降达到一定程度的时候，漏极，衬底和源极所形成的NPN型三极管将开启，而三极管有电流放大作用，从而增大了电流，泻放了静电，同时也使得漏极的电压下降，N型场效应晶体管工作时使漏极电压维持在钳压(Trigger Voltage)即结的击穿电压(Breakdown Voltag)和持有电压(Holding Voltage)之间，保护内部电路不被高电压损坏；二极管保护电路如图2所示，它实现防静电损伤的工作过程是：首先是静电使此二极管的阴极电压不断上升，当阴极电压上升到二极管的反向击穿电压时，二极管的反向击穿电流会迅速上升，而随着电流的迅速上升，阴极电压的上升却非常地微小，保护内部电路不被高电压损坏；可控硅(SiliconControlled Rectifier，SCR)静电防护电路如图3所示，可控硅器件实际上就是一个PNPN结构，P型一端接阳极，N型一端接阴极，当阳极电压上升到正向转折电压(forward-breakover voltage)时，可控硅器件进入负电阻工作区域，电流随电压急骤降低而增加，当电压降到支撑电压

(Holding voltage)时，可控硅器件中寄生两个三极管(PNP和NPN)将开启，可控硅器件处于开启状态，具有低阻抗，电压随电流急骤上升而缓慢增加，起到泻放静电电流，抑制产生高电压，可控硅工作时使可控硅的阳极电压维持在钳压(Trigger Voltage)即正向转折电压(forward-breakover voltage)和持有电压(Holding Voltage)之间，保护内部电路不被高电压损坏。

实用新型内容

本实用新型要解决的技术问题是提供一种芯片防静电保护电路，采用该芯片防静电保护电路能大大提高防静电保护的能力。

为解决上述技术问题，本实用新型的芯片防静电保护电路，包括一个N型晶体管，所述N型晶体管的栅极、漏极共接在芯片内部电路的外部信号输入端，源极接地，所述N型晶体管的开启电压高于外部输入信号的电压且小于所连接的芯片内部电路中晶体管的栅和结的击穿电压，结击穿电压小于所连接的芯片内部电路中晶体管的栅和结的击穿电压及内部电路的栅和结的击穿电压。

本实用新型通过选择和控制一个N型晶体管的电特性参数和连接方式，来达到对静电进行泻放，起到防静电损伤的作用，大大提高了防静电保护的能力。

附图说明

下面结合附图及具体实施方式对本实用新型作进一步详细说明。

图1是栅接地的N型场效应晶体管防静电保护电路示意图；

图2是二极管防静电保护电路示意图；

图3是可控硅防静电保护电路示意图；

图4是本发明的防静电保护电路示意图。

具体实施方式