[实用新型]实时高速的多DSP分布式处理系统

说明书

技术领域

本实用新型涉及信号处理领域，尤其涉及一种实时高速的多DSP分布式处理系统，特别适用于大规模高速数据采集处理、数据实时分析、数字图像处理、视频处理和实时控制等信号处理等领域。

背景技术

DSP作为数字信号处理器，应用于信号处理的各个领域，但随着对信号实时处理能力要求越来越高，传统的单DSP处理器系统，由于受单个DSP处理器资源的限制，使之在高速数据采集处理和实时分析、信号大量处理和运算等方面不能满足其要求。为了提高处理能力，人们试图通过增加DSP处理器数量的方式来实现。

现有的多DSP处理器的数据处理系统一般是采用多个DSP处理器主从串联协同处理的方式来实现。这种方式虽然可以通过串连从处理DSP处理器来分担部分的数据运算而使系统的处理能力在一定程度上的得到提高，但其数据的实时传输能力、主控制DSP处理器的资源开销将会随串连的从处理DSP处理器数量的增加而成为系统的瓶颈，从而限制系统的扩展和实际处理性能的提高；故对于采用这种多DSP处理器互连处理方式的系统，其并不能充分满足数据量大、实时性强的信号处理领域的处理要求。

而通过多个DSP处理器并联方式来实现数据处理能力的提高，目前也已经有所尝试。例如，中国专利文献公开了一种基于多DSP并行处理的自主移动机器人平台[申请号：CN02156031.5]，包括：上层控制计算机通过CAN总线与多个DSP处理系统相连；多个DSP系统之间通过CAN总线相连，以连成控制器局部网络。还有人实用新型了一种基于两级DSP的并联装备开放式运动控制卡及控制方法[申请号：CN 200510122323.9]，该系统采用了多CPU并行处理的两级控制结构，将系统的总体控制和电机的具体控制功能分离，由控制级CPU作为控制卡的核心，控制和协调整个系统的操作；采用可编程逻辑器件FPGA构造通讯接口，将控制级的中央处理单元和执行级的电机控制单元与FPGA芯片相连接，通过FPGA控制FIFO和同步状态信号实现数据的高速传输和电机同步控制；控制方法包括中央处理CPU离散控制轨迹，由执行级CPU进行位置与速度反演，然后通过变参数位置PID控制伺服电机。上述多DSP互连处理方案在一定程度上仍不能充分满足数据量大、实时性强的信号处理领域的处理要求，其原因在于：

对于方案一：

1.CAN作为一种现场传输总线，其传输能力并不能满足高速数据采集处理、实时分析等信号处理领域的传输要求。

2.作为多DSP并联处理方式，其并没有对总线等共享资源使用的仲裁机制，在实时、大规模数据处理的应用环境下，将存在总线等共享资源使用的竞争，从而影响系统的运行的稳定性和可靠性；

对于方案二：

1.其多个DSP的互连控制结构实际是一个串联的主控制DSP和多个并联的从处理DSP协同处理方式，故存在由于主控制DSP处理器资源的限制而扩展性差、处理能力提高有限的问题，故对于大规模高速数据采集处理、实时分析等高速信号处理领域，其并不能充分满足处理能力的要求。

2.作为从DSP处理器，其并联的互连方式并不是通过共享总线等资源来实现的，而是通过FPGA构造各自独立的FIFO来实现与主处理DSP点对点的通信，其实时性较差，同时也对主处理DSP的处理能力提出更高要求，故并不能充分满足数据量大、实时性强的信号处理领域的处理要求；另外多个DSP之间通信采用FPGA控制FIFO来实现，其不但整体结构复杂，制造成本高，而各个DSP之间工作协调性较差。

发明内容

本实用新型主要是解决现有技术所存在的数据处理速度慢，难以适应信号处理要求较高的领域的要求，数据信息的实时传输能力较差等的技术问题；提供了一种能够实现数据信息高速处理，实现数据信息实时高速传输，满足信号处理的各个领域对信号处理能力越来越高的要求的实时高速的多DSP分布式处理系统。

本实用新型还有一目的是解决现有技术所存在的结构设计不够合理，制造成本高，各个DSP之间协调性较差等的技术问题；提供了一种结构合理，制造成本低，协调性好，通讯速度快的实时高速的多DSP分布式处理系统。