[实用新型]一种利用多晶硅构建ESD泄放通道的防护器件

说明书

技术领域

本实用新型属于集成电路技术领域，特别涉及一种利用多晶硅版图层次构造静电电流泄放通道的静电放电防护器件。

背景技术

静电放电是在一个集成电路浮接的情况下，大量的电荷从外向内灌入集成电路的瞬时过程，整个过程大约耗时100ns。此外，在集成电路放电时会产生数百甚至数千伏特的高压，这会打穿集成电路中的输入级的栅氧化层。随着集成电路中的MOS管的尺寸越来越小，栅氧化层的厚度也越来越薄，在这种趋势下，使用高性能的静电防护器件来泄放静电放电的电荷以保护栅极氧化层不受损害是十分必需的。

静电放电现象的模式主要有四种：人体放电模式(HBM)、机械放电模式(MM)、器件充电模式(CDM)以及电场感应模式(FIM)。对一般集成电路产品来说，一般要经过人体放电模式，机械放电模式以及器件充电模式的测试。为了能够承受如此高的静电放电电压，集成电路产品通常必须使用具有高性能、高耐受力的静电放电保护器件。

为了达成保护芯片抵御静电袭击的目的，目前已有多种静电防护器件被提出，比如二极管，栅极接地的MOS管，其中公认效果比较好的防护器件是可控硅SCR(silicon controlled rectifier)。该防护器件的具体结构如图1所示，P型衬底11上为阱区，阱区包括N阱12和P阱16，N阱12和P阱16上均有两个注入区，分别是N+注入区14和P+注入区15。其中N阱12的N+注入区设置在远离P阱16的一端，P+注入区设置在靠近P阱16的一端；P阱16的P+注入区设置在远离N阱12的一端，N+注入区设置在靠近N阱12的一端。一N+注入区设置在N阱12和P阱16连接处上方并跨接在N阱12和P阱16之间，所有注入区之间是用浅壕沟隔离STI 13进行隔离。N阱12的N+注入区和P+注入区接电学阳极Anode，P阱16的N+注入区和P+注入区接电学阴极Cathode。图2是和这个SCR结构相对应的电原理图。在集成电路的正常操作下，静电放电保护器件是处于关闭的状态，不会影响集成电路输入输出接合垫上的电位。而在外部的静电灌入集成电路而产生瞬间的高电压的时候，这个器件会开启导通，迅速地排放掉静电电流。但是该可控硅SCR在恶劣的静电环境下防静电的效果不是非常理想，同时该可控硅SCR触发点电压值不能够灵活地调整。

发明内容

本实用新型的目的就是针对现有技术的不足，提供一种可以灵活调整触发点电压值，并且可以有效提高防护静电能力的防护器件。

本实用新型的静电放电防护器件包括P型衬底，P型衬底上为阱区，阱区包括N阱和P阱。N阱和P阱上均设有两个注入区，分别是N+注入区和P+注入区。其中N阱的N+注入区设置在远离P阱的一端，P+注入区设置在靠近P阱的一端；P阱的P+注入区设置在远离N阱的一端，N+注入区设置在靠近N阱的一端；N阱和P阱上的N+注入区和P+注入区用浅壕沟隔离STI进行隔离。在阱区上方对应N阱的P+注入区与P阱的N+注入区之间位置设置有多晶硅层，多晶硅层与阱区之间设置SiO₂氧化层，多晶硅层的一边掺入P型杂质形成P+多晶硅注入区，另一边掺入N型杂质形成N+多晶硅注入区，中间为本征多晶硅区。本征多晶硅区和SiO₂氧化层上打有通孔，阱区上对应通孔的位置设置有环形浅壕沟隔离STI，通孔的内壁与环形浅壕沟隔离STI的外沿相对应，环形浅壕沟隔离STI内设置N+注入区，环形浅壕沟隔离STI和N+注入区跨接在N阱和P阱之间。

本实用新型中的P型衬底、N阱和P阱采用现有的可控硅SCR对应的结构和工艺，SiO₂氧化层采用现有通用的淀积等工艺即可实现。

本实用新型在传统SCR的结构基础上利用了多晶硅版图层次构造静电电流泄放通路。如果在N阱上面的多晶硅外端掺杂P型杂质构成P+多晶硅注入区，在P阱上面的多晶硅外端掺杂N型杂质构成N+多晶硅注入区。这样相当于一个P-I-N结构的多晶硅和传统的可控硅SCR并联。因此，在不增加布局面积的情况下，静电电流的泄放电流的通道增加了，静电防护的性能提高了。同时我们可以通过改变本征多晶硅的长度(P+多晶硅注入区和N+多晶硅注入区的间隔距离)来调整P-I-N结构的触发电压值，进而灵活调整该防护器件的触发电压值。