[实用新型]脉冲延迟信号发生器

说明书

技术领域

本实用新型属于一种脉冲延迟发生装置，具体涉及一种用数字计数和模拟延迟线构成的低漂移、低抖动、可编程的脉冲延迟发生器。

背景技术

在科学实验、测量和控制领域，许多物理量都与时间间隔相关，需要准确控制时间间隔，即需要精确地控制时间延迟。目前，产生延迟脉冲的方法有采用模拟电路和数字电路两类。用数字电路产生延迟通常用脉冲计数溢出产生延迟，计数可以稳定工作，温漂小，抗干扰能力强。然而数字电路延迟的时间间隔分辨率取决于计数脉冲的周期，因为计数脉冲频率不能无限制升高，所以纯数字式的脉冲延迟装置分辨率不能做得太高，通常分辨率可以做到几ns。

用模拟电路产生脉冲延迟，分辨率可以做得较高，但模拟电路受温度影响较大，也易于受到干扰，产生漂移或抖动，延迟精度与延迟范围相关，延迟范围越大，其抖动和漂移就越大，实际相对精度并不高，在延迟范围较小时可以达到较高的绝对精度。为解决数字电路延迟分辨率低和模拟电路延时相对精度较低的矛盾，也有采用数字延迟和模拟延迟相结合的脉冲发生/延迟仪器(如Stanford research systems的DG535)，该仪器模拟延迟部分是通过控制一个恒流源充放电补偿电路来实现的。该仪器电路复杂，价格昂贵，以DG535为例，该仪器仅4路延迟脉冲输出，价格达数万元人民币。并且，一个系统中倘若需要上百路延迟脉冲，则需要串联几十台DG535，不但花费大量资金，系统连线复杂，且占用大量空间。

发明内容

本实用新型是为了克服现有技术存在的缺点而提出的，其目的是提供一种高精度、高稳定性、易扩展、低成本的脉冲延迟发生器。

本实用新型的技术方案是：一种脉冲延迟发生器，包括主单元和可扩展延迟单元。主单元包括单片机系统、计数时钟电路、基准脉冲发生电路；可扩展延迟单元包括可预置数字延迟电路、模拟延迟电路；主单元通过计数时钟、数据总线、片选总线、基准脉冲与可扩展延迟单元相连，基准脉冲发生电路输出的基准脉冲经由可进行大范围、低分辨率延迟的可预置数字延迟电路输出的数字延迟输出脉冲与可进行高分辨率延时的可编程延迟线芯片连接。

基准脉冲发生电路和可预置数值延迟电路共用一个计数时钟电路输出的计数时钟。

模拟延迟电路21包括锁存器U16和可编程延迟线芯片U23。

可编程延迟线芯片U23采用DS1020-15集成电路。

本实用新型可以根据需要将多路输出集成在一起，提高了集成度。由于模拟延迟电路采用了集成的数字控制模拟延迟芯片，所以电路简单、成本低，同时具有高精度和高稳定度等优点。

附图说明

图1是本实用新型脉冲延迟信号发生器的组成框图；

图2是本实用新型脉冲延迟信号发生器中单片机系统组成图；

图3是本实用新型脉冲延迟信号发生器中基准脉冲发生电路图；

图4是本实用新型脉冲延迟信号发生器中可扩展延迟单元组成图。

其中：

1主单元                  2可扩展延迟单元

11单片机系统             12计数时钟电路

13计数时钟               14基准脉冲发生电路

15基准脉冲               16RS232通讯总线

20数据总线               21模拟延迟电路

22输出延迟脉冲           24片选总线

28可预置数字延迟电路     29数字延迟输出脉冲

U1单片机                 U2缓冲驱动器

U3、U4地址译码器         U5静态闪存器

U6、U7、U16、U17锁存器   U8～U11、U18、U19计数器

U12～U15、U20非门电路    U21A、U21B与非门电路

U22A～U22D与非门电路     U23可编程延迟线芯片

具体实施方式

下面参照附图和实施例对本实用新型的脉冲延迟信号发生器进行详细说明：

如图1所示，本实用新型脉冲延迟信号发生器，包括主单元1和可扩展延迟单元2，主单元1由单片机系统11、计数时钟电路12和基准脉冲发生电路14组成；可扩展延迟单元2由模拟延迟电路21和可预置数字延迟电路28组成。

主单元1通过计数时钟13、数据总线20、片选总线24、基准脉冲15的输出端子与可扩展延迟单元2相应的输入端子相连。