[实用新型]时钟自适应装置

权利要求书

1.一种时钟自适应装置，应用于具有外围器件互连接口芯片的主控设备和业务设备的系统中，其特征在于，所述装置包括逻辑电路单元和时钟驱动单元；

所述逻辑电路单元，产生适应于所述主控设备和业务设备中外围器件互连接口芯片的时钟信号，发送给所述时钟驱动单元；

所述时钟驱动单元，接收所述时钟信号，并驱动成多路同步时钟信号发送给所述主控设备和业务设备的外围器件互连接口芯片。

2.如权利要求1所述时钟自适应装置，其特征在于，所述逻辑电路单元至少包括：

时钟输出管脚，与所述时钟驱动单元相连，向所述时钟驱动单元发送所述时钟信号。

3.如权利要求2所述时钟自适应装置，其特征在于，所述逻辑电路单元还包括业务设备插入状态指示管脚，与所述业务设备相连。

4.如权利要求3所述时钟自适应装置，其特征在于，所述逻辑电路单元还包括业务设备最高频率指示管脚，与所述业务设备相连。

5.如权利要求1至4中任一项所述时钟自适应装置，其特征在于，所述时钟自适应装置位于所述主控设备中。

6.如权利要求1至4中任一项所述时钟自适应装置，其特征在于，所述逻辑电路单元包括复杂可编程逻辑器件CPLD或现场可编程门阵列FPGA器件。