[发明专利]半导体存储器件、半导体器件、存储系统和刷新控制方法

说明书

技术领域

本发明涉及用于诸如DRAM(动态随机存取存储器)的半导体存储器件的刷新技术，并且更特别地，涉及用于刷新存储单元阵列中设定的部分区域以用于减少待机模式下的电流消耗的部分阵列自刷新方法的技术。

背景技术

近年来，趋向于在诸如移动电话等移动设备中安装大容量DRAM。为了实现当移动设备处于待机模式时低的功耗，需要减少在DRAM的自刷新操作中的电流消耗。因此，提出了部分阵列自刷新方法(下面称之为“PASR”)  (参见例如日本专利申请公开No.2004-11 8938)。根据PASR，在一般包括有多个存储体(bank)的存储单元阵列中，针对一个或多个存储体有选择地执行自刷新操作。在这种情况下，需要保持的数据被存储在某一存储体中，并且可以仅针对该存储体来执行自刷新操作。

图13示出了上述PASR的设置例子。根据PASR，例如，输入预先设置的指令，以便将设置信息写入设置寄存器的一部分中(如图13所示的低3位)。如果DRAM具有总共四个存储体A、B、C和D，则可以根据设置信息，将作为应该保持其数据的刷新目标的存储体的数目设置为包括有“所有存储体”、“两个存储体”(存储体A/B)和“一个存储体”(存储体A)的三种设置之一。存储体的选择是根据如图13所示的2位的存储体选择地址BA0和BA1来执行的。

图14为示出了用于实现如图13所示的PASR控制的DRAM主体结构的框图。在图14中，只示出了DRAM的整体结构的一部分，它包括自刷新控制器101、PASR状态控制器102和存储体激活控制器103。PASR进入/退出信号在自刷新操作的开始/结束时分别被输入到自刷新控制器101、PASR状态控制器102和存储体激活控制器103。另外，对应于两种类型的刷新目标存储体(两个存储体/一个存储体)的控制信号作为图13中的PASR的设置信息被输入到PASR状态控制器102。

当自刷新操作开始时，刷新计数器101b计数，并且与从自刷新控制器101的自刷新振荡器101a以预定间隔生成的内部时钟同步地，依次输出行地址。在PASR状态控制器102中，响应图13中的设置信息，当设置了两个存储体时，寄存器R10被设置为高电平，而当设置了一个存储体时，寄存器R11被设置为高电平。两个寄存器R10和R11的输出被耦合到两个AND门A10和A11的一个输入端，而PASR进入/退出信号被耦合到其另一个输入端，并且AND门A10和A11分别输出存储体停止信号S1和S2。

在存储体激活控制器103中，根据输入到存储体选择解码器104的2位存储体选择地址BA0和BA1，在正常模式下有选择地激活四个解码信号之一。同时，在自刷新周期期间通过输入到存储体选择解码器104的PASR进入/退出信号来激活所有四个解码信号。该四个解码信号被分别输入到各个存储体A至D的存储体激活信号生成器105a、105b、105c和105d。另外，存储体停止信号S1被输入到存储体C和D的存储体激活信号生成器105c和105d，并且存储体停止信号S2被输入到存储体B、C和D的存储体激活信号生成器105b、105c和105d。

当输入的存储体停止信号S1和/或S2处于非激活状态(低电平)并且输入的解码信号处于激活状态(高电平)时，每一个存储体激活信号生成器105a至105d激活输出到相应存储体的每一个存储体激活信号Aa、Ab、Ac和Ad。因此，当对一个存储体执行自刷新操作时，只有存储体激活信号Aa被激活，而当对两个存储体执行自刷新操作时，只有两个存储体激活信号Aa和Ab被激活。在自刷新周期期间，执行刷新操作，其中根据从刷新计数器101b以预定间隔输出的行地址仅激活待刷新的存储体中的所选字线，并且对于不是刷新目标的存储体的刷新操作暂停。

图15示出了其中将一个存储体(存储体A)设置为要被刷新的自刷新操作的例子。在自刷新周期期间，内部时钟被以间隔t0从自刷新振荡器101a输出，并且与其同步的内部指令REF由指令解码器所提供。此时，根据设置寄存器中的设置信息，存储体A被指定为刷新目标，并且从而在图14的结构中只有存储体激活信号Aa被有选择地激活。因此，执行对存储体A中的所选字线的刷新操作，并且不执行对其他存储体B、C和D的刷新操作。以间隔t0重复执行同样的操作，直到自刷新周期结束。这一操作允许在自刷新周期期间减少作为刷新目标的存储体的数目，并且因此相应地可以减少DRAM在待机模式下的电流消耗。