[发明专利]一种基于电荷恢复的单相功率时钟触发器

权利要求书

1.一种基于电荷恢复的单相功率时钟触发器，其特征在于，包括：

输入反相器，用于产生两个反相的信号送给电荷恢复单元；

交叉耦合的电荷恢复单元，用于降低电路功耗；

RS触发器，用于锁存电荷回收单元的输出；

其中，反相器的输入和输出分别连接交叉耦合电荷恢复单元的两个输入端；交叉耦合电荷恢复单元的两个输出端分别连接RS触发器的两个输入端。

2.根据权利要求1所述的单相功率时钟触发器，其特征在于，所述RS触发器为或非门构成的RS触发器。

3.根据权利要求1或2所述的单相功率时钟触发器，其特征在于，所述输入反相器包括：

第一PMOS管(Mp5)，该管的衬底和源极接到恒定电压Vdd上，栅极接输入D；

第一NMOS管(Mn5)，该管的衬底和源极接地，栅极接输入D，漏极和所述第一PMOS管(Mp5)的漏极相连接，标记为NetC。

4.根据权利要求1或2所述的单相功率时钟触发器，其特征在于，所述荷恢复单元包括：

第二PMOS管(Mp1)，该管的衬底和源极接到功率时钟Pclk；

第三PMOS管(Mp2)，该管的衬底和源极接到功率时钟Pclk；

第二NMOS管(Mn3)，该管的衬底和源极接地，漏极和所述第二PMOS管(Mp1)的漏极相连，标记为NetA，栅极和所述第二PMOS管(Mp1)的栅极相连，标记为NetB；

第三NMOS管(Mn4)，该管的衬底和源极接地，漏极和所述第三PMOS管(Mp2)的漏极连到NetB，栅极和所述第三PMOS管(Mp2)的栅极连到NetA；

第四NMOS管(Mn1)，该管的衬底和源极接地，漏极接NetA，栅极接输入D；

第五NMOS管(Mn2)，该管的衬底和源极接地，漏极接NetB，栅极接NetC。

5.根据权利要求1或2所述的单相功率时钟触发器，其特征在于，所述RS触发器包括：

第四PMOS管(Mp6)，该管的衬底和源极接恒定电压Vdd，栅极接NetA；

第五PMOS管(Mp7)，该管的衬底接Vdd，源极和所述第四PMOS管(Mp6)的漏极相连；

第六NMOS管(Mn6)，该管的衬底和源极接地，栅极接NetA；

第七NMOS管(Mn7)，该管的衬底和源极接地，栅极和所述第五PMOS管(Mp7)的栅极接输出QN，漏极和所述第五PMOS管(Mp7)以及第六NMOS管(Mn6)的漏极相连形成输出Q；

第六PMOS管(Mp8)，该管的衬底和源极接恒定电压Vdd，栅极接NetB；

第七PMOS管(Mp9)，该管的衬底接Vdd，源极和所述第六PMOS管(Mp8)的漏极相连；

第八NMOS管(Mn8)，该管的衬底和源极接地，栅极接NetB；

第九NMOS管(Mn9)，该管的衬底和源极接地，栅极和所述第七PMOS管(Mp9)的栅极接输出Q，漏极和所述第七PMOS管(Mp9)以及第八NMOS管(Mn8)的漏极相连形成输出QN。

6.根据权利要求4所述的单相功率时钟触发器，其特征在于：所述第四NMOS管(Mn1)和第五NMOS管(Mn2)用互补的逻辑运算单元和互补的逻辑运算单元反取代，为多输入的与门、或为多输入的或门、或为多输入的同或门、或为多输入的异或门。

7.根据权利要求1或2所述的单相功率时钟触发器，其特征在于：所述功率时钟Pclk为正弦波，输入D和输出Q、QN为方波，能够直接与传统的CMOS逻辑门级联完成逻辑结果寄存。