[发明专利]低压低功耗的CMOS电压基准参考电路

说明书

技术领域

本发明涉及基准参考电路技术领域，特别是一种低压低功耗的CMOS电压基准参考电路及其产生方法。

背景技术

基准电压参考电路是许多模拟电路和数字电路设计中不可或缺的组成单元之一。基准源由于其低温度系数和低电源电压依赖的特性，被广泛应用于各种模拟和数字电路中。

传统的带隙基准源利用与绝对温度成正比的电路来抵消双极型晶体管基区-发射区结的负温度特性，输出电压一般为硅的带隙电压1.25V左右。而随着深亚微米集成电路工艺的进步，目前主流或者即将成为主流的CMOS工艺的电源电压接近甚至低于1.25V，这样严重限制了带隙基准电路在深亚微米工艺中的应用。

除此之外，由于传统的带隙基准采用电阻等无源器件来进行压流转换以及放大具有正温度系数的电压，使其能够与具有负温度系数的双极型晶体管基区-发射区电压抵消，而为了不占用主电路的面积和节省芯片成本，这些电阻值往往被限制在一个可以接受的范围之内，这样基准电路的工作电流也存在一个下限，使得基准电路的低功耗设计异常困难。

而随着手持移动设备产业的飞速发展，低电源电压和低功耗的模拟电路设计正成为研究的热点。根据国际半导体工业协会(Semiconductor Industry Association，SIA)做出的预测，2007年低功耗芯片的电源电压将低至0.8V。除此之外，芯片的成本也随着深亚微米工艺的进步而急剧的增大，这些因素都对基准源的设计提出了严峻的挑战。

现在以公认的带隙基准电压电路为例来进一步说明目前基准技术所面临的低压低功耗难题。传统的带隙基准电压电路利用与绝对温度成正比的电路，来抵消双极型晶体管基区-发射区电压的负温度特性，从而得到恒定的基准电压，输出电压值一般为硅的带隙电压1.25V左右。而且带隙电压基准可以在不同的电源电压和工艺条件以及较宽的工作温度范围内保持稳定。

在传统的带隙基准电路中，一般采用两个不同的电阻值之比来放大两个双极型晶体管的基区-发射区电压的差值，使其和单个双极型晶体管基区-发射区电压的温度系数相抵消，这样得到了具有零温度系数的基准电压。

由于双极型晶体管的基区-发射区电压具有负温度系数，一般情况下，此温度系数大约为-1.5mV/℃。当两个双极型晶体管工作在不相等的电流密度下，它们的基区-发射区电压的差值就与绝对温度成正比，所述电压的温度系数与它们的导电区面积的自然对数成正比。

假设所述的双极型晶体管导电区面积之比为8，则该温度系数大约为0.18mV/℃，为上述双极型晶体管的基区-发射区电压的负温度系数的绝对值的八分之一。

又假设所述的双极型晶体管导电区面积之比为48，则该温度系数大约为0.34mV/℃，为上述双极型晶体管的基区-发射区电压的负温度系数的绝对值的四分之一。可见仅仅依赖增大双极型晶体管的导电区面积之比很难达到基准电路所需要的增益。

为了得到零温度系数的基准电压，必须放大两个双极型晶体管的基区-发射区电压之差的正温度系数，使其能够与负温度系数的电压相抵消。传统的带隙基准电压电路是采用电阻的比值来提供该增益，而电阻的使用增加了芯片的功耗和面积。

此外，CMOS工艺中提供的电阻具有一定的温度系数，从而影响输出基准电压的性能，而工艺厂商提供的电阻模型一般精度较低，因此传统的带隙基准电压参考电路性能往往受限于电阻的性能和模型的精确程度。

基准电压电路设计须考虑的一个因素是其电路所需的尺寸或者芯片面积。通常，基准电压电路的尺寸由集成电路的主电路设计来决定。如果能够消除电阻等无源器件，减小基准电压电路所需的面积，有助于使得电路芯片面积最小化或增加供主电路设计所用的面积，从而减小芯片成本。

除此之外，在传统的带隙基准电路中一般采用运算跨导放大器来提高电路的电源抑制比，但随之而来的会带来电路稳定性方面的考虑。由于基准电路对稳定性的要求较高，为了达到高稳定性的要求，一般在带隙基准电路中引入电容来进行环路的相位补偿。额外的电容不但增加了电路的面积，而且大大减小了基准电路的速度。

如果能够设计实现无需电阻、电容等无源元件甚至运算跨导放大器的电压基准电路，则可以大大降低其元件数目和面积，从而降低了基准电路的功耗和成本。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的在于提供一种低压低功耗的CMOS电压基准参考电路，以降低构成电路元件的数目和面积，降低基准电路的功耗和成本。

(二)技术方案

为了达到上述目的，本发明的技术方案是这样实现的：