[发明专利]无须采用额外掩模以相同工艺制造存储与逻辑元件的方法

说明书

技术领域

本发明的多个实施例所公开的内容涉及非易失存储器件，尤其涉及于采用相同工艺同时制造嵌入非易失存储器件与互补金属氧化物半导体(CMOS)逻辑器件。

背景技术

许多非易失半导体存储器采用公知的金属氧化物半导体(MOS)型结构。换句话说，这些结构包含栅极结构，并通过介质层与衬底分离，而扩散区域则植入栅极结构角落下的衬底区域。施加适当电压至扩散区域与控制栅极时，即可在衬底顶部的扩散区域之间与栅极结构下造成沟道。例如电子等载流子，即可经过沟道，流动于扩散区域之间。

若在栅极结构的方向上具有足够的电场分量，则例如电子等载流子，即会被吸引到栅极结构中。若电子具有足够的能量来克服介质层的能障高度，载流子就会隧穿穿过介质层。

非易失存储器件的一个例子是闪存存储器件。闪存存储器已经广泛应用于相当数量的非易失存储器应用之中。闪存元件最初用以取代紫外光可擦除可编程只读存储器(EPROM)；然而，现在闪存存储器不但已经占据一次编程与EPROM的大部分市场，同时成为电可编程可擦除只读存储器(EEPROM)的强大竞争对手，甚至威胁某些随机存取存储器(RAM)的应用。

由于闪存存储器原为EPROM的替代品，多数闪存存储器设计由EPROM或EEPROM技术的单元衍生而来。由此，许多闪存单元的概念存有某些缺陷，就嵌入应用尤其显著。这些缺陷包含低编程速度、高能量消耗、高编程电压、过度擦除的问题、软写入问题、以及高度复杂的工艺。

此外，这个问题在嵌入应用中尤其显著，因存储单元常与CMOS逻辑和其他电路紧密整合；而闪存除了工艺复杂外，通常更具有无法与公知CMOS工艺相容的问题。因此，将闪存存储器包含在嵌入应用中，可能会大幅增加制造的时间与成本。

为解决上述闪存存储器的缺点，已经发展出几种新的存储器型式，尤其可针对嵌入应用；然而，这些新设计大多仍无法与公知CMOS工艺相容。有些较新的设计，可以部分与公知CMOS工艺相容，然而这些新设计仍然需要几道额外掩模。由此，相比于公知CMOS工艺，这些新设计仍然会增加时间、成本、与制造复杂度。

发明内容

一种半导体工艺，可同时制造存储电路与CMOS逻辑电路，而无须增加额外掩模。一种公知CMOS制造流程，可以用于形成CMOS逻辑电路与存储电路两者。存储电路需要额外制造步骤，但这些额外制造步骤无须增加掩模，因此可以大幅减低制造嵌入电路的时间、成本、与复杂度。

根据本发明的一方面，提供一种制造逻辑和非易失存储器件的方法，包含：形成氧化层于衬底上；形成氮化层于所述衬底上；施加高热处理，其至少足以造成某些氮原子由所述氮化层移动至所述衬底中；移除所述氮化层与所述氧化层；以及生长栅极氧化层于所述衬底之上，其中生长所述栅极氧化层造成所述衬底中捕获的这些氮原子移动至所述栅极氧化层中。

本发明的一种目的，为操作利用上述公开的方法所制造的非易失存储器件。

根据本发明的另一方面，提供一种编程可作为逻辑元件或者非易失存储器件中的一个元件的方法，所述元件包含形成于衬底上的栅极介质层，所述栅极介质层包含多个深空穴陷阱，形成于所述栅极介质层上的栅极电极，以及形成于所述衬底上的多个源极或漏极扩散区域，所述源极或漏极扩散区域邻接于所述栅极介质层，其步骤包含：施加负电压至所述栅极电极；施加衬底电压至所述衬底；以及施加扩散电压至所述源极与所述漏极扩散区域。

根据本发明的另一方面，提供一种擦除可作为逻辑元件或非易失存储器件中的一个元件的方法，所述元件包含形成于衬底上的栅极介质层，所述栅极介质层包含多个深空穴陷阱，形成于所述栅极介质层上的栅极电极，以及形成于所述衬底上的多个源极与漏极扩散区域，所述源极与所述漏极扩散区域邻接于所述栅极介质层，其步骤包含：施加正电压至所述栅极电极；施加衬底电压至所述衬底；以及施加扩散电压至所述源极与所述漏极扩散区域。

根据本发明的另一方面，提供一种读取可作为逻辑元件或非易失存储器件中的一个元件的方法，所述元件包含形成于衬底上的栅极介质层，所述栅极介质层包含多个深空穴陷阱，形成于所述栅极介质层上的栅极电极，以及形成于所述衬底上的多个源极与漏极扩散区域，所述源极与所述漏极扩散区域邻接于所述栅极介质层，其步骤包含：施加栅极电压至所述栅极电极；施加衬底电压至所述衬底；施加漏极电压至所述漏极扩散区域；以及施加源极电压至所述源极扩散区域。