[发明专利]非易失性存储器装置及其操作方法

权利要求书

1.一种非易失性存储器装置，包括：

至少一层半导体层；

多个上控制栅电极，布置在至少一层半导体层的一部分的上方；

多个下控制栅电极，布置在至少一层半导体层的一部分的下方，所述多个上控制栅电极和所述多个下控制栅电极交替地设置；

多个上电荷存储层，置于至少一层半导体层和上控制栅电极之间；

多个下电荷存储层，置于至少一层半导体层和下控制栅电极之间。

2.如权利要求1所述的非易失性存储器装置，还包括电连接到至少一层半导体层的至少一个串擦除电极。

3.如权利要求2所述的非易失性存储器装置，其中，至少一个串擦除电极布置在多个上控制栅电极和多个下控制栅电极中的一个的外侧。

4.如权利要求1所述的非易失性存储器装置，还包括：

至少一个串选择电极和至少一个源极选择电极，形成在至少一层半导体层的上方和下方中的一个位置，并布置在多个上控制栅电极的两个外侧和多个下控制栅电极的两个外侧上。

5.如权利要求4所述的非易失性存储器装置，还包括：

至少一个源漏区，限定在至少一个串选择电极的两侧和至少一个源极选择电极的两侧的至少一层半导体层中。

6.如权利要求5所述的非易失性存储器装置，其中，至少一个源漏区被限定在至少一层半导体层的在多个上控制栅电极的外侧和多个下控制栅电极的外侧的部分处。

7.如权利要求5所述的非易失性存储器装置，其中，至少一层半导体层的所述一部分掺杂有第一导电类型的杂质，至少一个源漏区掺杂有与第一导电类型相反的第二导电类型的杂质。

8.如权利要求1所述的非易失性存储器装置，其中，多个上控制栅电极中的每个的宽度和多个下控制栅电极中的每个的宽度相等。

9.如权利要求1所述的非易失性存储器装置，其中，多个上控制栅电极中的每个的宽度、多个下控制栅电极中的每个的宽度、上控制栅电极之间的间隔和下控制栅电极之间的间隔均相同。

10.如权利要求1所述的非易失性存储器装置，还包括：

多个上隧穿绝缘膜，置于至少一层半导体层和多个上电荷存储层之间；

多个下隧穿绝缘膜，置于至少一层半导体层和多个下电荷存储层之间；

多个上阻挡绝缘膜，置于多个上电荷存储层和多个上控制栅电极之间；

多个下阻挡绝缘膜，置于多个下电荷存储层和多个下控制栅电极之间。

11.如权利要求1所述的非易失性存储器装置，其中，至少一层半导体层用作至少一条位线的一部分，多个上控制栅电极和多个下控制栅电极按NAND结构布置。

12.如权利要求1所述的非易失性存储器装置，其中：

至少一层半导体层是按行布置的多层半导体层；

多个上控制栅电极按列布置在多层半导体层的上方；

多个下控制栅电极按列布置在多层半导体层的下方，并且多个上控制栅电极和多个下控制栅电极交替地设置；

多个上电荷存储层置于多层半导体层的每层和上控制栅电极之间；

多个下电荷存储层置于多层半导体层的每层和下控制栅电极之间。

13.如权利要求12所述的非易失性存储器装置，还包括：

多条上字线，连接布置在同一列的多个上控制栅电极；

多条下字线，连接布置在同一列的多个下控制栅电极。

14.如权利要求12所述的非易失性存储器装置，还包括电连接到多个半导体层的多个串擦除电极。

15.如权利要求14所述的非易失性存储器装置，还包括连接多个串擦除电极的串擦除线。

16.如权利要求14所述的非易失性存储器装置，还包括连接多个半导体层的端部的共源极线。