[发明专利]具有注解的设计库以确保良率意识的设计流程

权利要求书

1.一种用以设计与实现集成电路的设计系统，所述系统包含：

第一装置，提供模型化参数集，用以设计集成电路；

第二装置，分割所述模型化参数集为时依性数据与非时 依性数据，其中，时依性数据为随着时间而改变的数据，而非 时依性数据为经过一段时间仍维持相对地相同的数据；

第三装置，储存所有非时依性数据于设计组件库；

第四装置，储存所有时依性数据于可制造性设计DFM数 据套件，其中所述DFM数据套件位于所述设计组件库之外。

2.根据权利要求1所述的设计系统，进一步包含第五装置，所述 第五装置提供工具，用于读取非时依性数据与时依性数据，以 便进一步分析与应用，其中所述工具系整合于电子设计自动化 工具(EDA)中。

3.根据权利要求1所述的设计系统，进一步包含第五装置，所述 第五装置提供工具，用于读取非时依性数据与时依性数据，以 便进一步分析与应用，其中所述DFM数据套件被加密，以及 其中所述工具进一步包含解密工具，用以解密所述DFM数据 套件。

4.根据权利要求1所述的设计系统，其中所述非时依性数据选自 于由实体数据、电气数据、以及其组合所组成的群组。

5.根据权利要求1所述的设计系统，其中所述时依性数据选自于 由微影配方数据、良率数据、以及其组合所组成的群组。

6.根据权利要求1所述的设计系统，其中所述DFM数据套件包 含多个档案，每一个档案包含用于制造期间的所述时依性数 据。

7.根据权利要求1所述的设计系统，其中所述DFM数据套件包 含多个档案，每一个档案包含用于制造技术的所述时依性数 据。

8.根据权利要求1所述的设计系统，其中所述DFM数据套件位 于所述设计组件库之外。

9.根据权利要求1所述的设计系统，其中所述时依性数据包含制 造期间的过去数据或预测数据。

10.一种用以设计与实现集成电路的方法，所述方法包含：

提供模型化参数集，用以设计集成电路；

分割所述模型化参数集为时依性数据与非时依性数据， 其中，时依性数据为随着时间而改变的数据，而非时依性数据 为经过一段时间仍维持相对地相同的数据；

储存所有非时依性数据于设计组件库；以及

储存所有时依性数据于可制造性设计DFM数据套件，其 中所述DFM数据套件位于所述设计组件库之外。

11.根据权利要求10所述的方法，进一步包含提供工具，用以评 估所述时依性数据与所述非时依性数据。

12.根据权利要求10所述的方法，进一步包含加密位于所述DFM 数据套件中的所述时依性数据。

13.根据权利要求10所述的方法，进一步包含定期将新的非时依 性数据加入所述DFM数据套件中。