[发明专利]具有EDMOS晶体管的半导体器件及其制备方法

说明书

本申请要求在2006年12月29日提交的韩国专利申请No.10-2006-0137337的收益，在这里将其全部作为参考。

技术领域

本发明涉及一种半导体器件及其制备方法，尤其涉及一种具有扩展漏极金属氧化物半导体(EDMOS)晶体管及其制备方法。

背景技术

实施例涉及一种半导体器件及其制备方法，尤其涉及一种扩展漏极金属氧化物半导体(EDMOS)晶体管器件及其制备方法。半导体器件可能需要的组件中的一种是控制高电压的晶体管。EDMOS晶体管可能用于该目的。EDMOS晶体管在栅极和漏极之间具有相对厚的氧化物层，用于改进栅极和施加高电压的漏极之间的绝缘特征。参考图1解释相关EDMOS晶体管。

图1是示出形成相关EDMOS晶体管的方法的横截面视图。如图1所示，在半导体基片1的特定区域之上形成第一栅极氧化物层2。具体地，以下述方式形成第一栅极氧化物层2。首先，在半导体基片1之上形成具有开口的氮化物层图形。开口暴露半导体基片1的特定区域。在包括氮化物层图形的半导体基片1上执行热氧化工艺，以形成第一栅极氧化物层2。随后去除氮化物层图形。

在第一栅极氧化物层2下的半导体基片1中形成掺杂漂移区3。在第一栅极氧化物层2两侧的半导体基片1中形成源极区4s和漏极区4d。形成的源极区4s与第一栅极氧化物层2水平分离。形成的漏极区4d与第一栅极氧化物层2相邻。掺杂漂移区3与漏极区4d彼此接触。用相同类型掺杂剂掺杂掺杂漂移区3和源极区和漏极区4s和4d。

在源极区4s和第一栅极氧化物层2之间的半导体基片1之上形成第二栅极氧化物层5。形成的第二栅极氧化物层5薄于第一栅极氧化物层2。在第一和第二栅极氧化物层2和5之上形成栅极6。形成的栅极6覆盖第一栅极氧化物层2的一部分。因此，栅极6和漏极区4d彼此分离。

在根据上述方法形成的EDMOS晶体管中，即使将高电压施加到漏极区4d，相对厚的第一栅极氧化物层2提供在栅极6和漏极区4d之间的充分绝缘。形成的掺杂漂移区3的掺杂剂浓度低于漏极区4d。这改进源极区4s和漏极区4d之间的击穿电压。

然而，通过LOCOS工艺使用氮化物层图形形成相关EDMOS晶体管中的第一栅极氧化物层2。这在第一栅极氧化物层2的周界导致鸟嘴现象，其使得难于减小EDMOS晶体管的平面面积。然而，减小EDMOS晶体管的平面面积能够增加半导体器件的集成度。

发明内容

实施例涉及一种具有EDMOS晶体管的半导体器件及其制备方法，其对于高集成度是优化的。实施例涉及一种具有EDMOS晶体管的半导体器件及其制备方法，其可以减小EDMOS晶体管平面面积。

实施例涉及一种半导体器件，其可能包括在半导体基片中分离形成的源极区和漏极区。第一栅极绝缘层可能填充在源极和漏极区之间的半导体基片中形成的沟槽。第一栅极绝缘层可能临近漏极区而与源极区分离。可能在第一栅极绝缘层和源极区之间的半导体基片之上形成第二栅极绝缘层，第二栅极绝缘层薄于第一栅极绝缘层。可能在第一和第二栅极绝缘层之上形成栅极。可能在第一栅极绝缘层之下的半导体基片中形成掺杂漂移区，掺杂漂移区与漏极区接触。

实施例涉及一种半导体器件，其可能包括在半导体基片中分离形成的源极区和漏极区。可能在源极和漏极区之间的半导体基片中形成掺杂漂移区。掺杂漂移区可能与源极区分离而与漏极区接触。可能在掺杂漂移区中形成计数掺杂区。可能将栅极绝缘层和栅极相继地沉积到在源极和漏极区之间的半导体基片之上。可能用第一传导率型掺杂剂掺杂半导体基片和计数掺杂区，而用第二传导率型掺杂剂掺杂源极区、漏极区和掺杂漂移区。

在实施例中，形成的栅极绝缘层和计数掺杂区可能填充在栅极和掺杂漂移区之间的沟槽。这允许减小EDMOS晶体管平面面积，由此实现更加高度集成半导体器件。

实施例涉及一种用于形成半导体器件的方法，其可能包括在半导体基片特定区域中形成沟槽并形成填充该沟槽的第一栅极绝缘层。在该方面，在第一栅极绝缘层之下的半导体基片中形成掺杂漂移区。在第一栅极绝缘层两侧的半导体基片中形成源极区和漏极区。源极区与第一栅极绝缘层分离而漏极区与掺杂漂移区接触。可能在第一栅极绝缘层和源极区之间的半导体基片之上形成第二栅极绝缘层，第二栅极绝缘层薄于第一栅极绝缘层。可能随后在第一和第二栅极绝缘层之上形成栅极。