[发明专利]基于FPGA的小世界算法硬件平台实现方法

说明书

技术领域

本发明属于人工智能优化算法应用领域，具体涉及FPGA上的小世界优化算法的硬件平台实现方法。

背景技术

在科学研究及工程实践中，往往需要解决各种优化问题，这需要使用各种优化方法。目前，优化方法主要包括经典优化方法和启发式优化算法。经典优化方法主要包括线性规划、梯度法、牛顿法、内点法等。启发式算法是另一个重要分支，其中包括遗传算法、人工神经网络算法、蚁群算法、粒子群算法以及模拟退火算法等。由于经典优化算法对函数性质有较多的要求，往往需要导数信息，给其应用带来诸多限制；而启发式算法对函数没有太多要求，只需要函数值的信息，因此，被广泛应用于信息科学、计算机科学、系统科学等领域及其工程实践中。然而，启发式算法的一个显著缺点是计算量大。虽然计算机硬件性能遵循摩尔定律快速提高，但优化问题计算复杂度也在急剧提高，致使某些优化问题的启发式求解无法在有效时间完成，在需要实时处理的应用场合中，通用的计算机平台依旧难以及时处理启发式算法所带来的海量运算。而且，很多情况下需要使用嵌入式系统进行运算，通用计算机平台显然已经难以胜任。因此，设计专用集成电路来实现启发式算法成为了目前研究的一个热点。

目前基于专用集成电路的函数优化硬件实现研究主要集中在遗传算法及人工神经网络方面，蚁群算法以及粒子群算法的硬件实现也有少量的研究。通过硬件实现，这些算法的运算用时大幅减少，实时性更强，系统集成度更高，更加适合于具体工程应用。但是这些算法设计复杂，而且大多存在局部极值的困扰，给算法的应用和推广带来很大的限制。

而源于社会学小世界现象提出的小世界优化算法简单高效，不仅可以提高收敛速度，而且可以很好的保留解空间内个体多样性的特点，不易陷入局部极值，在一定程度上有效克服欺骗问题。但是该算法目前的应用较少，而且计算量仍然较大，其实现主要集中在PC机上，不利于系统集成度的提高。

发明内容

为了克服经典优化方法对函数性质要求苛刻以及现有其他基于专用集成电路的硬件优化平台设计复杂和存在的难以解决的局部极值问题，本发明的目的在于，提供一种新的基于大规模可编程逻辑器件的优化平台的实现方法。该方法不仅可以大大提高系统集成度，而且算法实现简单高效，具有高度并行性，易于硬件并行实现，并且通过保留解空间的多样性，更有效地克服了局部极值问题。

为了实现上述任务，本发明采用如下的技术解决方案：

一种基于现场可编程门阵列的小世界算法的硬件系统，其特征在于，该硬件系统包括：

在由现场可编程门阵列构建的硬件平台上，构建个体寻优层和全局寻优层，个体寻优层和全局寻优层之间由个体信息层连接，个体信息层内有多个个体信息模块，构成小世界算法的硬件系统；其中：

个体寻优层包括随机发生器、位置长短程重组模块、适应度计算模块和比较模块；其中，随机数发生器和位置长短程重组模块进行邻域搜索，获取邻居位置，然后把邻居位置送入适应度计算模块计算邻居适应度，并将邻居适应度送入比较模块与当前个体适应度进行择优操作；

全局寻优层包括相互连接的个体适应度比较模块和系统调度模块；其中，个体适应度比较模块在个体信息层内的所有个体信息模块中选择，将最优个体供给系统调度模块，由系统调度模块进行判断。

本发明根据FPGA的特性和小世界算法的原理，由于采用了不同的开发平台和优化机制，使其与现有的方法比，具有以下的特点：

1.开发周期短、开发成本低、针对的优化问题可以灵活多变，适合于解决不同的优化问题。

2.把小世界算法固化在FPGA里面，大大提高系统的集成度，并且很适合于量产。

3.很好地结合了小世界算法的并行性和FPGA并行计算的特点，使其具有更高的实时性，适合于在线实时计算。

4.充分利用小世界算法结构稳定、运算简单的特点，使其用FPGA开发更加简洁高效。

5.利用小世界算法可以很好的保留解空间内个体多样性的特点，不易陷入局部极值，在一定程度上有效克服欺骗问题，并且提高了收敛速度。

附图说明

下面结合附图和实施例对本发明进一步说明。

图1是本发明的系统原理框图。

图2是实施例的结构框图。

图3是LFSR结构图。

图4是位置重组模块结构图。

图5是迭代结构CORDIC结构图。

图6是流水线CORDIC结构图。

图7是比较器的结构图。

图8是调度模块的有限状态机结构。

具体实施方式