[发明专利]芯片组与其时脉产生方法

说明书

技术领域

本发明有关于一种芯片组，特别有关于一种可以避免反馈时脉失真所造成的误动作的芯片组与其时脉产生方法。

背景技术

图1为一传统时脉产生单元。于时脉产生单元100中，相位频率侦测器10根据一参考时脉SCLK与分频器14所分频后的时脉产生一控制电压，压控振荡器12则根据该控制电压产生一输出时脉MCLK。再者，分频器14则接收一来自外部元件的一反馈时脉FBCLK，将其分频后输出至相位频率侦测器10，使得时脉产生单元100可以根据反馈时脉FBCLK对输出时脉MCLK进行调整。然而，当反馈时脉FBCLK由于外部元件而失真时，将会使得时脉产生单元100对输出时脉MCLK进行错误性地调整，例如频率一直增加，造成其它耦接输出时脉MCLK的电子元件跟着产生误动作。因此，需要一个更有效的时脉产生方法。

发明内容

本发明提供一种芯片组，包括一相位频率侦测器，用以根据一第一参考时脉与一第一反馈时脉，产生一控制电压；一压控振荡器，用以根据控制电压产生一输出时脉；一分频器，用以对一第二反馈时脉进行分频，以产生第一反馈时脉；以及一频率滤除单元，用以估算来自一外部单元的一第三反馈时脉的摆动与频率，以选择性地输出第三反馈时脉和输出时脉中的一个作为第二反馈时脉。

本发明亦提供一种芯片组的时脉产生方法，包括根据一第一参考时脉与一第一反馈时脉，产生一输出时脉；将一第二反馈时脉进行分频，以产生第一反馈时脉；以及接收来自一外部单元的一第三反馈时脉，作为第二反馈时脉；估算第三反馈时脉的摆动与频率；以及当第三反馈时脉的正摆动次数与负摆动次数相差超过一次时，改以输出时脉作为第二反馈时脉。

本发明所述的芯片组与其时脉产生方法，可于来自外部单元的反馈时脉失真时，避免输出时脉亦跟着产生失真。

附图说明

图1为一传统时脉产生单元。

图2A为本发明中芯片组的一实施例。

图2B为芯片组的另一实施例。

图2C为芯片组的另一实施例。

具体实施方式

为了让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图示，作详细说明如下。

图2A为本发明中芯片组的一实施例。如图2A所示，芯片组200A用以产生一输出时脉MCLK至一外部单元300。芯片组200A包括一时脉产生单元210用以根据一参考时脉REF1产生输出时脉MCLK以及一频率滤除单元(frequency filter)220用以选择性反馈输出时脉MCKL或来自外部单元300的一反馈时脉FB3至时脉产生单元210。举例而言，外部单元300可为另一时脉产生单元、或一时脉产生单元与一缓冲器的整合单元、或其它电子电路。

时脉产生单元210可为一锁相回路(phase locked loop；PLL)，但不限定于此，时脉产生单元210包括一相位频率侦测器(frequency phase detector；FPD)20用以根据参考时脉REF1与反馈时脉FB1产生控制电压VC、一压控振荡器(voltagecontrolled oscillator；VCO)22用以根据控制电压VC产生输出时脉MCLK以及一分频器(frequency divider)24用以对一反馈时脉FB2进行分频，以便产生反馈时脉FB1。

为了避免失真的时脉反馈至时脉产生单元210，频率滤除单元220估算反馈时脉FB3的摆动(swings)与频率，以便选择性地将输出时脉MCLK或反馈时脉FB3输出至分频器24作为反馈时脉FB2。频率滤除单元220包括一多工器32A耦接至输出时脉MCLK与反馈时脉FB3，以及一判断单元34估算反馈时脉FB3的摆动与频率并产生一控制信号SC至多工器32A。