[发明专利]外延涂覆半导体晶片及其制造方法和装置

说明书

技术领域

本发明涉及具有通过化学气相沉积法(CVD)涂覆的正面的半导体晶片以及用于制造该半导体晶片的方法。本发明还涉及用于在通过化学气相沉积法(CVD)在半导体晶片的正面上沉积一层时支撑该半导体晶片的装置。

背景技术

在化学气相沉积法(CVD)期间，尤其是在经抛光的半导体晶片上沉积一层外延层期间，产生两种称作“自动掺杂”和“晕圈(halo)”的现象。

在“自动掺杂”的情况下，掺杂剂从该半导体晶片的背面经气相进入沉积气体，该沉积气体被送至该半导体晶片正面的上方。这些掺杂剂随后主要在该半导体晶片正面边缘的范围内被引入该外延层内，由此导致该外延层的电阻率沿径向变化，这或多或少是非常不期望的。

“晕圈”是指通过光散射结构在该半导体晶片背面上产生的散射光效应，该效应在照射该半导体晶片背面时由准直光线显现出。该结构在该半导体晶片背面的表面上标记转变情况，此处具有天然氧化物层的区域与不存在或不再存在此类氧化物层的区域相邻。若在实际的外延沉积之前，在氢气氛中预处理(“预焙”)期间，没有将该天然氧化物层完全去除，则会发生该转变情况。一种对该效应加以量化的方法是，例如用KLA Tencor公司的SP1型光散射测量装置在所谓的DNN(暗场窄法线DarkField Narrow Normal)或DWN通道(暗场宽法线DarkField WideNormal)中实施光雾(haze，浑浊度，不透明度)的散射光测量。

为避免“自动掺杂”的问题，US 6,129,047中建议，在基座的接受该半导体晶片的凹槽(“口袋”)的底部设有缝隙，这些缝隙置于底部的外边缘。由该半导体晶片的背面扩散出的掺杂剂，没有预先到达该半导体晶片的正面，而是可以利用通过基座中的缝隙送至该晶片背面上的清洗气体从该反应器去除。

根据US 6,596,095 B2，对于相同的目的，在基座的整个底部内存在小孔。在此也通过清洗气体从旁边经过而将由该半导体晶片的背面扩散出的掺杂剂输送出。因为在消除天然氧化物时产生的气态反应产物同样通过底部的孔洞以及旁边流过的清洗气体被输送出，这些措施使天然氧化物层的消除更加容易，所以对于“晕圈”的形成也是有效的。

DE 103 28 842公开了一种基座，其具有孔隙率至少为15％且密度为0.5至1.5g/cm³的透气性结构。通过使用该多孔基座，将在通过消除天然氧化物层而进行预处理时形成的气态反应产物以及从待涂覆的半导体晶片扩散的掺杂剂通过基座的孔释放至基座的背面，被清洗气流吸收并从反应器除去。通过使用所述的基座，还避免了在带有孔的基座的情况下产生的半导体晶片的背面上的非期望的纳米形貌效应。待涂覆的半导体晶片的正面和背面上的温度场受基座中的孔影响，这导致局部不同的沉积速率，并最终导致所述的纳米形貌效应。术语“纳米形貌”是指在0.5至10毫米的横向范围上测量的纳米范围内的高度变化。

外延涂覆半导体晶片时的另一个问题涉及经外延涂覆的半导体晶片中的应力，这会导致位错及滑移。

已知许多表征半导体晶片内的滑移的方法：一方面是通过利用检查半导体晶片的表面的装置或者用适合于测定纳米形貌的装置在平行光下进行直观的检查。

但此处最灵敏的方法是SIRD(“扫描红外线去极化作用”)，因为利用SIRD不仅可以检测滑移，而且可以测量光弹性应力。例如US6,825,487 B2描述了用于通过引入光学双折射而表征应力场、滑移、滑移线、外延缺陷的SIRD法。

通过降低在氢气氛中预处理步骤(烘焙)期间以及在添加氯化氢至氢气氛(HCl蚀刻)以及在实际的涂覆步骤中的温度，从而可以在外延涂覆半导体晶片时避免经外延涂覆的半导体晶片内的热诱导应力。

但更低的涂覆温度导致产生更多非期望的晶体缺陷，如堆垛层错或典型的外延缺陷，称作术语“小丘”、“小堆”或“小坑”。在非常低的温度下，甚至可能发生多晶生长。另一个缺点是外延层的变差的边缘下降现象(“Edge Roll-off”)以及半导体晶片的局部平坦度(几何形状，SFQR)变差。此外，生长速率随着沉积温度的降低而下降，这会使该方法不经济。

因此，预处理温度及沉积温度的降低由于相关的缺点而完全不可接受。

目前现有技术并没有揭示如上所述迫切需要的有关在高的预处理温度及沉积温度下减少经外延涂覆的半导体晶片内的应力、位错及滑移的解决方案。

发明内容