[发明专利]专用集成电路中I/O块的优化布置和验证的方法和装置

说明书

技术领域

本发明涉及用于集成电路设计的计算机辅助设计工具的领域，更具体地说，涉及用于优化专用集成电路(ASIC)中的输入/输出(I/O)块的布置和验证的系统和过程。

背景技术

设计ASIC的主要和必要部分是将I/O组(book)捆绑到芯片逻辑设计并将其分配到芯片封装引脚。当前，使用复杂和难以理解的文本文件来执行将I/O信号规划和分配到IC封装引脚。此外，由具有若干专业级别的人员来执行分配工作。在一个级别，逻辑设计工程师负责将内部逻辑连接到I/O组。在另一个级别，封装设计师负责设计封装并在封装中分配适当的引脚。在再一个级别，电路板或系统工程师负责外围接口的位置和技术。在又一个级别，技术工程师负责将I/O组连接到封装引脚并检查以确保所述分配在技术约束的范围内。此外，完成这些任务的技术数据散布于数个文件中，每个文件都用于特定用途。但是，大多数文件都包含重复数据。

图1是示出了典型现有技术的ASIC I/O规划工作流的流程图。首先采取的步骤之一是，一旦芯片供应商与客户签订了合同(步骤10)，就选择IC的技术和封装类型(步骤12)。然后培训客户相关的技术和所选技术的设计方针(步骤14)。通过使用供应商提供的设计工具套件(步骤16)，用户(即，客户)生成必要的I/O规划文件，即，IOSpecList(步骤18)。IOSpecList是一个数据库，该数据库对于每个I/O信号都包含一个记录，所述记录具有多个保存与该I/O信号相关的信息的关键字-值对。

然后必须执行若干检查和验证，包括：I/O规划是否遵守技术规则(步骤20)；I/O规划是否与封装对准(步骤22)；I/O规划是否遵守封装规则(步骤24)；I/O规划是否适合卡设计(步骤26)；以及I/O规划是否与芯片体系结构对准(步骤28)。如果不满足这些条件中的任何一个条件，则必须修改I/O规划文件并再次执行检查。一旦满足了所有条件，则I/O规划文件就准备就绪可供处理。

上述I/O分配过程容易出错且繁琐。技术工程师负责分配由逻辑设计人员提供的逻辑信号。根据由封装和电路板工程师接收的I/O数据来执行I/O分配。但是，在第一轮分配工作结束之后，技术工程师必须检查技术违反并在必要时重新分配引脚。技术文件、逻辑设计、封装或板数据中的任何更改都会导致技术工程师需要重新运行技术检查并验证新的分配。因此，通常此方法将产生大量的I/O规划反复。此外，对I/O信号的更改可能直至最后一分钟还会出现。这些更改通常由芯片设计团队与客户说明之间的误解或由技术的错误解释所导致。

因此，需要一种用户友好的基于GUI的I/O引脚分配设计工具，该工具能够读取各种I/O技术文件(例如，图像/封装交叉引用文件(xref)、物理设计文件(PDL)、IO规划文件、图像设计文件(IFS)等)，并向用户提供单个简单易用的接口来进行引脚I/O分配并自动检查技术违反和封装规则。此外，该设计工具优选地是能够在多个平台上执行的独立应用。

发明内容

本发明是一种克服了现有技术的问题和缺点的在ASIC封装模块中布置和验证I/O引脚的系统和过程。所述系统读取并分析包含芯片设计、技术和封装相关的信息的多个数据文件。将分析的数据存储在单个I/O分配信息数据库中，该数据库用于存储和组织来自所有芯片设计、技术和封装文件的所有数据。通过三组密钥来控制对数据库的访问，且每组中的每个密钥都是唯一的。这三组密钥包括：倒装芯片区域阵列封装或I/O槽(即，芯片布线接合连接)上的引脚名称、封装引脚配位(coordination)以及可控塌陷芯片连接(C4)。使用这三个密钥以及I/O分配信息数据库的内容来构建封装引脚的动态图形视图。用户输入引脚分配数据，并且作为响应，系统根据一组技术约束来验证所述数据并相应地更新分配数据库。

要指出的是，在此说明的本发明的一些方面可以被理解为在嵌入式设备中作为固件执行的软件对象、在嵌入式或非嵌入式计算机系统(例如，运行实时操作系统(例如，WinCE、Symbian、OSE、嵌入式LINUX等)或非实时操作系统(例如，Windows、UNIX、LINUX等)的数字信号处理器(DSP)、微型计算机、小型计算机、微处理器等)上作为软件应用的一部分执行的软件对象、或包含在专用集成电路(ASIC)或现场可编程门阵列(FPGA)中的软核实现的HDL电路，或在功能上等价的分离硬件组件。