[发明专利]二维快速傅里叶变换运算方法和运算装置

说明书

技术领域

本发明涉及半导体集成电路中的二维快速傅里叶变换运算方法和二维快速傅里叶变换运算装置。

背景技术

图11是概略地表示对存储在存储器1中的第一运算对象数据实施二维快速傅里叶变换(FFT)运算的、以往的二维FFT运算装置300的结构的框图，图12是表示包括多个第一运算对象数据(小区域)12的图像数据(FFT运算对象区域)11的说明图。如图11所示，二维FFT运算装置300具有纵向一维FFT运算电路301、横向一维FFT运算电路302、内部缓冲器303、存储器接口304、307以及中间缓冲器接口305、306。

图13是概略地表示纵向一维FFT运算电路301的结构的框图。如图13所示，纵向一维FFT运算电路301具有与存储器接口304和中间缓冲器接口305连接的访问控制电路311、FFT运算电路312以及数据总线313。在纵向一维FFT运算电路301中，当接收到FFT运算启动信号Ss后，访问控制电路311从存储器1经由存储器接口304读出第一运算对象数据的1纵行量的数据，向FFT运算电路312发送数据准备完成信号Sr311，并且，经由数据总线313发送读出数据D304。FFT运算电路312对读出数据D304执行一维FFT运算，在该运算完成后，将一维FFT运算完成信号Sd312通知给访问控制电路311。当接收到一维FFT运算完成信号Sd312后，访问控制电路311经由数据总线313取入第一运算结果数据D305，将1纵行量的第一运算结果数据经由内部缓冲器接口305写入到内部缓冲器303中。纵向一维FFT运算电路301对第一运算对象数据整体每次1纵行地依次生成第一运算结果数据D305，写入到内部缓冲器303中。

图14是概略地表示横向一维FFT运算电路302的结构的框图。如图14所示，横向一维FFT运算电路302具有与存储器接口307和中间缓冲器接口306连接的访问控制电路321、FFT运算电路322以及数据总线323。在横向一维FFT运算电路302中，当接收到一维FFT运算完成信号Sd后，访问控制电路321从保持在内部缓冲器303中的第一运算结果数据(即第二运算对象数据)中经由中间缓冲器接口306读出1横行量的数据，向FFT运算电路322发送数据准备完成信号Sr321，并且，经由数据总线323发送读出数据D306。FFT运算电路322对读出数据D306执行一维FFT运算，在该运算完成后，将一维FFT运算完成信号Sd322通知给访问控制电路321。当接收到一维FFT运算完成信号Sd322后，访问控制电路321经由数据总线323取入第二运算结果数据D307，将1横行量的第二运算结果数据经由存储器接口307写入到存储器1中。横向一维FFT运算电路302对横向的所有行依次生成第二运算结果数据，并写入到存储器1中。

图15是表示以往的二维FFT运算方法的流程图，图16是表示以往的二维FFT运算方法的说明图。如图15和图16所示，在二维FFT运算装置300中，纵向一维FFT运算电路301从存储器1读出第一运算对象数据的1纵行量的数据(步骤ST301)，执行针对1纵行的一维FFT运算(步骤ST302)，将第一运算结果数据整体写入到内部缓冲器303中(步骤ST303)。纵向一维FFT运算电路301重复进行32次(与小区域12的横向数据数量相当的次数)该处理(步骤ST304)。然后，横向一维FFT运算电路302从保持在内部缓冲器303中的第一运算结果数据(即第二运算对象数据)中读出1横行量的数据(步骤ST305)，执行针对1横行的一维FFT运算(步骤ST306)，将第二运算结果数据写入到存储器1中(步骤ST307)。横向一维FFT运算电路302重复进行32次(与小区域12的纵向数据数量相当的次数)该处理(步骤ST308)。通过步骤ST301～步骤ST308的处理，完成针对32行×32行的1个小区域的二维FFT运算，接着，对其它小区域重复进行同样的处理。

这样，在对小区域12整体依次执行二维FFT运算时，为了运算处理的高速化，在横向一维FFT运算电路302对某一小区域执行一维FFT运算的期间，由纵向一维FFT运算电路301先行开始对下一个小区域的一维FFT运算(即，进行纵向FFT运算和横向FFT运算的管道(pipeline)处理)来缩短处理时间。为了进行这样的管道处理，除了横向一维FFT运算电路302使用的内部缓冲器之外，还需要用于由纵向一维FFT运算电路301写入FFT运算结果的内部缓冲器，内部缓冲器量需要32行(纵)×32行(横)×2面的量。